write control registerとは 意味・読み方・使い方

When an address outputted by a CPU 1 matches with the write inhibition address held in the address register 141, an access prevention circuit 15 inhibits the write to the control register 51a or 51b by the CPU 1.例文帳に追加

アクセス防止回路１５は、ＣＰＵ１が出力するアドレスがアドレスレジスタ１４１に保持される書込み禁止アドレスと一致するときに、ＣＰＵ１による制御レジスタ５１ａまたは５１ｂへの書込みを禁止する。 - 特許庁

Write to the processing section A is conducted by selecting the input selector 30 by the write control section 50, writing data to the shift register 10 and writing data to the shift register 20.例文帳に追加

処理部Ａの書き込みは、書き込み制御部５０により入力セレクタ３０を切り替え、シフトレジスタ１０にデータを書き込み、次にシフトレジスタ２０に書き込む。 - 特許庁

To prevent the writing of data against an invalid pointer and the invalid address value by transmitting a write enabling signal to a storage means with conditions under the control of a relative register write enabling register output signal and via an AND function part.例文帳に追加

応用ソフトウェアを実行する際に無効なポインタ又はアドレス値の場合におけるデータの書込みを防止し、且つ違法又は非意図のアドレス値のソースを示す方法を提供する。 - 特許庁

A register write control part 431 outputs information showing a register to write in and a writing position (high-order or low-order) in each instruction issued in one cycle to selectors 4321, 4322.例文帳に追加

レジスタ書込制御部４３１は、１のサイクルで発行された各命令における書き込むレジスタと書き込み位置（上位又は下位のいずれか）を示す情報をセレクタ４３２１、４３２２へ出力する。 - 特許庁

A write control circuit 2 receives alternate information, writes data to a substitute register 5 without stopping the operation of a CPU 6 and writes the data address of the register 5 in an address storage register 4.例文帳に追加

書き込み制御回路２は代替情報を受けＣＰＵ６の動作を停止しないで代替レジスタ５にデータを書き込み、アドレス格納レジスタ４に代替レジスタ５のデータのアドレスを書き込む。 - 特許庁

In a cycle of a first write command, a first write data is latched in a data register, while a first control signal deciding whether the first write data is masked or not is latched to the DM register conforming to a first data mask signal.例文帳に追加

第１の書き込みコマンドのサイクルにおいて、第１の書き込みデータをデータレジスタにラッチすると共に、第１のデータマスク信号に従って、第１の書き込みデータをマスクするか否かの第１の制御信号をＤＭレジスタにラッチする。 - 特許庁

When this register control circuit receives an address designating a register 60 for an AND operation, the register control circuit performs the AND operation to the data 51 and the write data 70 output in combination with the address, and writes an operation result into the register 105.例文帳に追加

レジスタ制御回路は、ＡＮＤ演算用レジスタ６０を指定するアドレスを受け取った場合には、アドレスと組みになって出力されたライトデータ７０と、データ５１とに対してＡＮＤ演算を行ない、演算結果をレジスタ１０５に書き込む。 - 特許庁

The write-amplifier 23 writes selectively and simultaneously write-in data held in the write-register 22 corresponding to the set write-release flag Wrk in a memory cell array 11 when interruption of the burst cycle is indicated by a control signal/CE.例文帳に追加

ライトアンプ２３は，制御信号／ＣＥによってバーストサイクルの中止が指示されたとき，セットされているライトリリースフラグＷＲｋに対応するライトレジスタ２２ｋに保持されている書込データを，選択的に，且つ，同時にメモリアレイ１１に書き込む。 - 特許庁