小窓モード


プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > JMdict > 並列加算の英語・英訳 

並列加算の英語

ピン留め

追加できません

(登録数上限)

単語を追加

英訳・英語 parallel addition


JMdictでの「並列加算」の英訳

並列加算


「並列加算」の部分一致の例文検索結果

該当件数 : 46



例文

カット用並列加算型フィルタ1およびブースト用並列加算型フィルタ2が縦続接続される。例文帳に追加

In the digital equalizer, a parallel addition type filter 1 for cut and a parallel addition type filter 2 for boost are cascaded. - 特許庁

FPGAを用いた並列周辺画素加算モジュール、その方法及びそのプログラム例文帳に追加

PARALLEL PERIPHERAL PIXEL ADDITION MODULE USING FPGA, METHOD THEREOF, AND PROGRAM THEREOF - 特許庁

これと並列して、先行サブビーム16bの戻り光受光信号E,Fを加算アンプ34で加算してE+Fを求める。例文帳に追加

In parallel with this calculation, turn back light receiving signals E, F of a preceding sub-beam 16b are added by an adding amplifier 34 to obtain the value of E+F. - 特許庁

加算器2値論理ベースの伝統的な設計とは対照的に, 我々は(不完全)大規模並列カウンタと大規模シフト・スイッチ圧縮器を使う.例文帳に追加

In contrast to the full adder binary logic based traditional designs, we use (incomplete) large parallel counters and large shift switch compressors.発音を聞く  - コンピューター用語辞典

上記の楕円加算ECADDと楕円2倍算ECDBLを、別々のプロセッサで並列に実行する。例文帳に追加

The ellipse addition ECADD and ellipse doubling ECDBL are carried out on different processors in parallel. - 特許庁

直列に入力されるデータに対して、並列データに変換せずに、加算や乗算を施すことができる積和演算回路を提供する。例文帳に追加

To provide a MAC computing circuit adding and multiplying data inputted in series without converting them into parallel data. - 特許庁

例文

CDプレーヤ1の出力端は、「加算器9」と「バンドパスフィルタ14と引算器15の直列回路」に並列的に接続される。例文帳に追加

An output terminal of the CD player 1 is connected in parallel with an 'adder 9' and a 'series circuit consisting of a band- pass filter 14 and a sbutractor 15'. - 特許庁

>>例文の一覧を見る


調べた例文を記録して、 効率よく覚えましょう
Weblio会員登録無料で登録できます!
  • 履歴機能
    履歴機能
    過去に調べた
    単語を確認!
  • 語彙力診断
    語彙力診断
    診断回数が
    増える!
  • マイ単語帳
    マイ単語帳
    便利な
    学習機能付き!
  • マイ例文帳
    マイ例文帳
    文章で
    単語を理解!
  • その他にも便利な機能が満載!
Weblio会員登録(無料)はこちらから

コンピューター用語辞典での「並列加算」の英訳

並列加算


日英・英日専門用語辞書での「並列加算」の英訳

並列加算


クロスランゲージ 37分野専門語辞書での「並列加算」の英訳

並列加算

「並列加算」の部分一致の例文検索結果

該当件数 : 46



例文

各検知素子からの出力信号は並列して収差補正処理し、処理されたビデオ信号を加算回路により合成する。例文帳に追加

In the case of such processing, processing is synchronously executed in the processors 7a to 7n by using a synchronizing signal from a frame synchronizing signal generator 8. - 特許庁

こうして得られた時系列信号群(列方向素子数×並列同時受信チャンネル数)に対して、行方向遅延加算回路4が、行方向の遅延加算処理を行方向並列同時受信処理を含めて行う。例文帳に追加

Then the delay adding processing including the parallel simultaneous reception processing in a row direction is executed to the time sequence signal group which is formed in the circuit 3 by a row direction delay adding circuit 4, the reception signals based on the three-dimensional scanning of the two-dimensional array probe 2 are formed and they are supplied to an image processing unit. - 特許庁

並列入力されるデータに対するCRC生成多項式に基づく除算操作を、夫々の入力データに並列に行った後、次数調整の乗算と加算を行うことで演算の高速化を図ることを目的とする。例文帳に追加

To provide a CRC computing unit with improved speed of computation by performing multiplication and addition for degree adjustment, after conducting a division operation on each input data in parallel based on a CRC (Cyclic Redundancy Check) generating polynomial for data inputted in parallel. - 特許庁

2つのスペクトルドプラ処理器18,20が並列的に設けられ、2つのスペクトル信号が加算器22で加算されて合成スペクトル信号が生成され、それに基づきドプラ画像が形成される。例文帳に追加

Two spectrum Doppler processors 18 and 20 are juxtaposed, and two spectrum signals are added by an adder 22 to generate a composite spectrum signal, and a Doppler image is formed based on the composite spectrum signal. - 特許庁

輝度信号加算部51は映像処理部31A、31Bから並列に出力される2つの映像処理後の映像信号中の輝度信号それぞれの1フレーム分の輝度加算値A、A’を算出する。例文帳に追加

A luminance signal addition part 51 calculates luminance addition values A and A' for one frame of respective luminance signals in two video signals after video processing which are outputted in parallel from video processing parts 31A and 31B. - 特許庁

フラッグ生成回路がこれら複数の計算段の少なくとも一つに結合され、加算器に対する桁あふれフラッグを、加算器の和出力信号および一次桁上げ出力信号の生成と実質的に並列に生成する。例文帳に追加

A flag generation circuit is connected to at least one of the plurality of the calculation stages and generates an overflow flag to the adder practically parallelly to the generation of the sum output signals and primary carry output signals of the adder. - 特許庁

それにより、整相加算回路を複数並列に設置したのと同様の効果が得られ、光音響信号の整相加算処理ひいては画像再構成を高速にリアルタイムで行うことができる。例文帳に追加

Thus, the same effect as that when a plurality of phasing addition circuits are disposed in parallel is obtained, and not only a phasing addition process of the photoacoustic signal but also image reconstruction can be performed in real time at high speed. - 特許庁

例文

2進化10進数の各位桁を変換テーブルで2進数に高速変換し、3入力2出力加算回路木で並列同時に加算して高速化する。例文帳に追加

To convert individual digits of a binarized decimal number into a binary number at high speed by using a conversion table and to simultaneously add them in parallel by a three input two output addition circuit tree to perform addition processing at a high speed. - 特許庁

>>例文の一覧を見る


並列加算のページの著作権
英和・和英辞典 情報提供元は 参加元一覧 にて確認できます。

   
EDRDGEDRDG
This page uses the JMdict dictionary files. These files are the property of the Electronic Dictionary Research and Development Group, and are used in conformance with the Group's licence.
日外アソシエーツ株式会社日外アソシエーツ株式会社
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
日中韓辭典研究所日中韓辭典研究所
Copyright © 2024 CJKI. All Rights Reserved
株式会社クロスランゲージ株式会社クロスランゲージ
Copyright © 2024 Cross Language Inc. All Right Reserved.

ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。

こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

このモジュールを今後表示しない
みんなの検索ランキング
閲覧履歴
無料会員登録をすると、
単語の閲覧履歴を
確認できます。
無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS