「キャッシュ ミス」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

キャッシュミスの発生を防ぎ、処理速度を向上させること。例文帳に追加

To improve a processing speed by preventing the occurrence of cache mistake. - 特許庁

キャッシュミスを低減し、かつメモリシステムの高性能化を図る。例文帳に追加

To reduce cache misses and to improve performance of a cache memory system. - 特許庁

されに、キャッシュミスヒットライト時に於ける処理速度が向上する。例文帳に追加

Then, processing speed at the time of the cache mishit writing is accelerated. - 特許庁

メモリアクセスのトレース取得方法およびキャッシュミス検出方法例文帳に追加

TRACE OBTAINING METHOD OF MEMORY ACCESS, AND CASH FAILURE DETECTING METHOD - 特許庁

キャッシュミスの発生状況を容易に取得して、キャッシュミスを回避するための情報を提供することが可能なキャッシュミス検出方法を提供すること。例文帳に追加

To provide a cash failure detecting method capable of easily obtaining an occurrence state of a cash failure and providing information for avoiding the cash failure. - 特許庁

キャッシュミス回数計数手段ｅ１０は、キャッシュミス判定手段ｅ１によるキャッシュミスの回数をエントリ領域判定手段ｅ２によるキャッシュエントリ領域毎に計数し、プログラム最適化に有効なデータを取得する。例文帳に追加

A cache failure frequency calculation means e10 calculates the frequency of the cache failure by the cache failure judgement means e1 for every cache entry domains by the entry domain judgement means e2, and acquires data effective for optimization of program. - 特許庁

キャッシュミスが発生したときの後続のオペレーションに対するペナルティを小さくすること。例文帳に追加

To reduce penalty to the succeeding operation when the cache error is made. - 特許庁

圧縮の処理単位でのキャッシュミスヒットによるメモリアクセスの増加を防ぐこと。例文帳に追加

To prevent increase in memory access due to cache mishit by the processing unit of compression. - 特許庁

ＩＯ ＴＬＢ（I/O Translation Look aside Buffer）でキャッシュミスした場合にＤＭＡが待たされることを防止する。例文帳に追加

To prevent a DMA from being queued when a cache miss occurs in an IO TLB (I/O translation look aside buffer). - 特許庁

キャッシュミスに起因するプロセッサのアイドル状態を正確に検出する。例文帳に追加

To correctly detect the idle state of a processor caused by a cache mistake. - 特許庁

ストアイン方式の２次キャッシュミス時におけるプロセッサバスの占有時間を短縮する。例文帳に追加

To shorten the occupation time of a processor bus when there is a secondary cache miss of a store-in system. - 特許庁

複数の仮想計算機が動作している環境でのキャッシュミスを防止することができる。例文帳に追加

To prevent a cache error in environment where a plurality of virtual computers are operated. - 特許庁

キャッシュミスを減少させて、データ読み出しを高速化するための技術を提供する。例文帳に追加

To provide a technology for speeding up data reading by reducing cache mistake. - 特許庁

キャッシュミス率を低減できるキャッシュライン入れ替え方式の提供。例文帳に追加

To provide a cache line replacement method that can reduce a cache miss rate. - 特許庁

動的変換方法によるエミュレーション時の命令キャッシュミスを低減する。例文帳に追加

To reduce an instruction cache mistake in an emulation by dynamic conversion method. - 特許庁

複数のプロセッサによって共有されるキャッシュのキャッシュミスの原因を特定可能とする。例文帳に追加

To specify cause of a cache miss of a cache shared by a plurality of processors. - 特許庁

キャッシュミスヒットを減らし、メモリアクセスを高速化することのできる技術を提供する。例文帳に追加

To provide a technology for reducing cache mis-hit and increasing a memory access speed. - 特許庁

キャッシュロジックは、キャッシュミスに応答してメモリラインを要求するよう構成される。例文帳に追加

The cache logic is configured to request a memory line in response to a cache mistake. - 特許庁

一方のキャッシュ（ネイキッドキャッシュ）６は、データ転送がソフトウエアで明示的に制御され、他方のキャッシュ（キャッシュミスキャッシュ）７は、キャッシュミスを引き起こしたデータが転送される。例文帳に追加

In one cache (naked cache) 6, data transfer is explicitly controlled by software and in the other cache (cache for erroneous cache) 7, data to cause the erroneous cache is transferred. - 特許庁

キャッシュミス判定手段ｅ１は、複数のキャッシュエントリに分割されたキャッシュメモリ３に対するアクセス時にキャッシュミスの判定を行う。例文帳に追加

A cache failure judgement means e1 judges cache failure at the access to a cache memory 3 divided into a plurality of cache entries. - 特許庁

キャッシュ制御部１０ａは、第１の仮想マシン１３１の処理においてキャッシュミスが発生した場合、不揮発性半導体メモリ７から半導体メモリ６に当該キャッシュミスの原因となったデータをキャッシュ処理する。例文帳に追加

When a cache mistake occurs in the process of the first virtual machine 131, a cache control part 10a performs the cache processing of data causing the cache mistake from the nonvolatile semiconductor memory 7 to the semiconductor memory 6. - 特許庁

キャッシュミスが生じてキャッシュローを置換する必要が生じると、アクセスを試みたことでキャッシュミスをトリガーしたものから開始してワードが置換され昇ベキアドレス順で進行する。例文帳に追加

When a cache error occurs to cause the need of replacing the cache row, words are replaced to make an advance in an ascending power address order, starting a word whose cache miss is triggered by attempting access. - 特許庁

キャッシュミス検出部１０ｂは、第１・第２の仮想マシン１３１，１３２の処理において半導体メモリ６に対するキャッシュミスの検出を行う。例文帳に追加

A cache mistake detecting part 10b detects a cache mistake for the semiconductor memory 6 in the process of first and second virtual machines 131, 132. - 特許庁

サンプリングデータＤ１を取得した分析装置２０は、セクタ構成ごとにキャッシュミス数をアクセス数で除してキャッシュミス率を算出する。例文帳に追加

The analysis device 20, having acquired the sampling data D1, calculates cache miss ratio, by dividing the number of cache misses by the number of accesses for each sector configuration. - 特許庁

キャッシュミスによる不利, メモリシステムの不十分なスループット, および貧弱なプロセッサ間連絡性能によって例文帳に追加

because of cache miss penalty, insufficient throughput of the memory system, and poor inter-processor communication performance  - コンピューター用語辞典

複数のプログラムを同時に実行するプロセッサにおいて、キャッシュミスによる影響をより効果的に抑える。例文帳に追加

To effectively suppress any influence of cache miss, in a processor for simultaneously executing a plurality of programs. - 特許庁

キャッシュメモリの動作挙動から確率的な要素を排除して、キャッシュミスによるデータ処理速度の低下を抑制する。例文帳に追加

To suppress reduce data processing speed due to erroneous cache by excluding probabilistic elements from behaviors of a cache memory. - 特許庁

キャッシュミス時におけるリプライデータの登録方法を改善することにより、効率のよいキャッシュアクセスを可能とする。例文帳に追加

To make efficient cache access performable by improving a reply data registering method when a cache mistake happens. - 特許庁

キャッシュミスの修復などの長い待ち時間のオペレーションに依存する命令をパイプラインフローから逸らし、スループットを増加させる。例文帳に追加

To increase processor throughput by diverting instructions dependent on long-latency operations from a flow of the pipeline such as recovering from cache miss. - 特許庁

キャッシュミスを回避すると同時にキャッシュメモリを有効に使用することができるリアルタイム制御システムを提供する。例文帳に追加

To provide a real time control system to prevent a cache mistake, and to effectively use a cache memory. - 特許庁

キャッシュミスを少なくし、データ伝送時間及びデータの転送量を削減することが可能な信号処理装置を提供する。例文帳に追加

To provide a signal processing apparatus which reduces cache mistakes and reduces data transmitting time and transfer amount of data. - 特許庁

好ましくは、実行サイクル数見積り情報は、キャッシュミスの検出／非検出に応じて動的に変更される。例文帳に追加

It is desired that the execution cycle estimation information is dynamically changed according to whether the cache miss is detected or not. - 特許庁

キャッシュミスが生じた際に、外部メモリアクセスによる待ち時間や、先行的に外部メモリ装置に対して行った無駄なアクセスを無くすこと。例文帳に追加

To eliminate a waiting time due to access to an external memory or unnecessary access carried out previously to an external memory device in occurrence of a cash miss. - 特許庁

回路規模を増大させることなく、キャッシュミス時にコアがデータを取得するまでのレイテンシを短縮すること。例文帳に追加

To shorten latency until a core acquires data in cache mistake without increasing the circuit scale. - 特許庁

ページ密度の増加を提供することは、ＤＬＴＢおよび／またはデータキャッシュミスを減少するための効果的な方法である。例文帳に追加

Providing increased page density is an effective method for reducing DTLB and/or data cache errors. - 特許庁

高速でメモリアレイ間のデータ転送を実行するとともに転送時に外部アクセスを可能としてキャッシュミス時のペナルティを低減する。例文帳に追加

To perform data transfer between memory arrays at high speed and to reduce penalty at the time of cache-miss by enabling to externally access at the time of transfer. - 特許庁

キャッシュミスが発生せずにマルチプロセッサシステム等における無同期実行を可能にするキャッシュメモリシステム装置を得る。例文帳に追加

To obtain a cache memory system device in which a cache miss does not occur and which can execute non-synchronous operation in a multiprocessor system, etc. - 特許庁

キャッシュミスすれば検索指示部１４０に検索実行命令を発行させ、検索結果をキャッシュメモリ１１０に格納する。例文帳に追加

If a cache miss occurs, the retrieval reception part 130 makes the retrieval instruction part 140 issue a retrieval execution instruction, and stores a retrieval result in the cache memory 110. - 特許庁

キャッシュメモリの整合性を保ちながら、キャッシュミスリクエスト処理とフラッシュ処理とを並行して処理する。例文帳に追加

To process cache mis-request processing and flash processing while keeping the consistency of a cache memory. - 特許庁

これにより、スカラロード命令がキャッシュミスする場合に、より早いタイミングでデータ転送要求を発行できる。例文帳に追加

Thereby, if the scalar load command makes a cache failure, the data transfer request can be issued at an early time. - 特許庁

ロードモジュール実行した時のキャッシュミスの発生頻度を少なくし、ロードモジュール中のファンクションの配置決めを高速に行う。例文帳に追加

To reduce the occurrence frequency of a cash error when a load module is executed and to decide the arrangement of functions in the load module at high speed. - 特許庁

キャッシュメモリ参照命令の実行より先行して起動してデータリプレースを行い、キャッシュミス時のレーテンシを短縮する。例文帳に追加

To shorten latency in the case of a cache miss by making a start in advance of a cache memory reference instruction and performing data replacement. - 特許庁

キャッシュミスなどのメモリ参照動作の結果をより低いオーバヘッドでプログラムから利用可能とする。例文帳に追加

To use the result of a memory referring operation such as a cache miss from a program with further low overhead. - 特許庁

ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。例文帳に追加

To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction. - 特許庁

有利なことに、より低い再利用可能性を有するデータクラスに属するデータをエビクトすることは、システム内のキャッシュミスの回数を減らす。例文帳に追加

Advantageously, eviction of data belonging to a data class having lower reusability reduces the number of times of cache errors in a system. - 特許庁