「Clock In」に関連した英語例文の一覧と使い方(174ページ目) - Weblio英語例文検索

A nonlinear limiter element NL 20 that limits an output amplitude symmetrically in both polarities is provided between an input and an output of an inverting amplifier (inverter amplifier) that is AC coupled with a clock pulse generating source and a current limit impedance Z21(Z22) is connected between a power terminal of the inverting amplifier and a power supply voltage bus (between a ground terminal and a ground voltage bus).例文帳に追加

本発明の特徴とするところは、クロックパルス発生源に交流結合されている反転形増幅器（インバータアンプ）の入出力用に、出力振幅を正負対称に振幅制限する非線形リミッタ素子を設けると共に、反転増幅器の電源側端子と電源電圧母線の間および接地側端子と接地電圧母線の間にそれぞれ限流インピーダンスを接続したことにある。 - 特許庁

A scan test signal DT in a preceding period inputted from an input terminal is inverted by a signal selection means 105 and held by an output signal holding means 103, and the held inverted value data are outputted at a timing of a rising edge of the next clock signal CK, to thereby input surely the inverted signal of the scan test signal DT into a circuit of a scan test object.例文帳に追加

入力端子より入力された１つ前の周期のスキャンテスト信号ＤＴを信号選択手段１０５により反転させて出力信号保持手段１０３に保持し、次のクロック信号ＣＫの立ち上がりエッジのタイミングにおいて、その保持された反転値データを出力することにより、スキャンテスト信号ＤＴの反転信号をスキャンテスト対象の回路に確実に入力する。 - 特許庁

The spectrophotometer cuts off reset control signals RS for closing a resetting switch 83 discharging the capacitor 83, clamp control signals CP, and trigger control signals TG every one pulse of the shift clock CK.Thus the spectrophotometer may current-add two pixel signals adjacent in a wavelength direction by the capacitor 82 to drop seemingly to a half of the wavelength resolution by A/D converting the added voltage signals.例文帳に追加

コンデンサ８２を放電させるリセット用スイッチ８３を閉成するリセット制御信号ＲＳ、クランプ制御信号ＣＰ及びトリガ制御信号ＴＧをシフトクロックＣＫの１パルス毎に欠損させることで、波長方向に隣接する２個の画素信号をコンデンサ８２で電流加算し、その加算された電圧信号をＡ／Ｄ変換することで見かけ上波長分解能を半分に落とすことができる。 - 特許庁

To provide a detecting circuit which performs based on a clock with followability to revolving fluctuation of a spindle motor and stability independent of a reading area so as to accurately detect a synchronizing pattern located at the beginning of a data area and a re-synchronorizing pattern laid in the data area and can recover effectively synchronization by the re-synchronizing pattern if the synchronizing pattern is failed to be detected.例文帳に追加

データ領域の先頭に位置する同期パターンとデータ領域の中に埋め込まれている再同期パターンを正確に検出するためには、スピンドルモータの回転変動への追従性と読み出し領域に依存しない安定性とを備えたクロックに基づいて動作し、同期パターンの検出に失敗した場合は再同期パターンによって効果的に回復動作ができる検出回路が必要である。 - 特許庁

The first comparator circuit includes a first clocked comparator which is controlled for its operation by a first clock signal and outputs a first differential comparison signal obtained by comparing the differential input signal and the threshold value, and a first data holding circuit in which the first differential comparison signal is inputted to hold a logic of the first differential comparison signal to be outputted as the first digital signal.例文帳に追加

また、第１のコンパレータ回路は、第１のクロック信号により動作が制御され、前記差動入力信号と前記閾値とを比較して得られた第１の差動比較信号を出力する第１のクロックト・コンパレータと第１の差動比較信号が入力され、前記第１の差動比較信号の論理を保持して前記第１のデジタル信号として出力する第１のデータ保持回路を有する。 - 特許庁

The timing reproduction device equipped in a receiving device of a spread spectrum communication system includes: a baseband component extraction section (8) for extracting a baseband signal from a despread reception signal; and a timing reproduction section (9) which converts the extracted baseband signal into a power value and produces a reference clock of latch timing of the baseband signal outputted from the baseband component extraction section (8) based on the power value.例文帳に追加

本発明は、スペクトラム拡散通信システムの受信装置が備えるタイミング再生装置であって、逆拡散後の受信信号からベースバンド信号を抽出するベースバンド成分抽出部（８）と、抽出されたベースバンド信号を電力値へ変換し、電力値に基づいて、ベースバンド成分抽出部（８）から出力されるベースバンド信号のラッチタイミングの基準クロックを生成するタイミング再生部（９）と、を備えている。 - 特許庁

The circuit selects only required frequency components among many frequency components outputted by the sample and hold circuit by using the filter and outputs only the required frequency components by holding an input signal for a prescribed period of time in every cycle of a clock signal outputted by the sampling signal oscillator and shaping the input signal into a stepped signal.例文帳に追加

サンプリング信号発振器とサンプルホールド回路とフィルタとを備え、入力信号を前記サンプリング信号発振器が出力するクロック信号の周期ごとに所定時間ホールドして階段状信号に整形することにより、前記サンプルホールド回路が出力する多数の周波数成分から所要の周波数成分のみを前記フィルタを用いて選択出力したことを特徴とする周波数変換回路である。 - 特許庁

Each pixel 20 carrying out grayscale display by PWM is divided into a plurality of sub-pixels 10; data signals corresponding to different bit positions from each other in digital display data are supplied to the respective sub-pixels 10 and a PWM data signal is supplied to at least one of the plurality of sub-pixels 10 constituting one pixel 20 so as to decrease the clock frequency according to the division number into sub-pixels.例文帳に追加

各々ＰＷＭによる階調表示を行う各画素２０を、複数の副画素１０に分割し、各副画素１０には、デジタル表示データの互いに異なるビット位置に対応するデータ信号を供給し、１画素２０を構成する複数の副画素１０の内、少なくとも１つに対しＰＷＭデータ信号を供給することで、副画素への分割数に応じてクロック周波数の低減を図る。 - 特許庁

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁

To provide phase comparison signals without variations of a phase cycle even when there is a gap in client signals on the write side and to set a phase comparison cycle by a threshold, by using cyclic signals corresponding to a client data amount estimated to be stored in a demapping FIFO as the phase comparison signals being the phase reference of a phase locked loop for reproducing a client clock.例文帳に追加

フレーム形式で伝送されたラインデータからクライアントデータを取り出して一時的にデマッピングＦＩＦＯ１２に蓄え、このデマッピングＦＩＦＯ１２へのデータの書き込み頻度に対応して位相同期ループによりクライアントデータのクロックを再生して、デマッピングＦＩＦＯ１２からクライアントデータを読み出す構成において、ラインデータに含まれるヘッダ領域やエラー訂正領域によって書き込み周期にギャップがあるため、データの書き込み周期を位相比較の基準としてクロックを再生するのでは、回路が複雑となる。 - 特許庁

By means of an arbitration circuit arranged in this circuit, in receipt of a writing request signal to the external register 16, an internal register writing signal 19 is generated synchronously with the operation clock frequency of the macro circuit 13 for performing an internal register writing signal generation cycle to be outputted, and if there is a cycle under operation, the cycle is canceled for controlling writing to the internal register 17.例文帳に追加

非同期バス１２に接続された外部レジスタ１５と、マクロ回路１３に接続された内部レジスタ１７との間に同期化バッファ１６を配置し、かつ外部レジスタ１６への書き込み要求信号を受信し、マクロ回路１３の動作クロック周波数に同期して内部レジスタライト信号１９を生成し、出力する内部レジスタライト信号生成サイクルを実行するとともに、既に実行中のサイクルがあればこれを取り消して内部レジスタ１７への書き込みを制御する調停回路１８を設ける。 - 特許庁

A frequency recovery system synchronizes a data stream received, contains a first timing signal generator which receives the data stream, extracts timing information included in the data stream, and is structured for outputting a first timing signal based on the extracted timing information; a clock source for providing a second timing signal; and a data module for receiving the data stream to output the data stream at a requested speed.例文帳に追加

本発明による受信されたデータストリームを同期するための周波数回復システムは、データストリームを受信し、データストリーム内に含まれるタイミング情報を抽出し、抽出されたタイミング情報に基づいて第１のタイミング信号を出力するために構成された第１のタイミング信号発生器、第２のタイミング信号を提供するためのクロックソース、および、データストリームを受信し、そのデータストリームを要望される速度にて出力するためのデータモジュールを含む。 - 特許庁

This device is provided with a clock part outputting a present time signal, a trigger control part changing the trigger condition with respect to monitoring power waveform data in accordance with time which is previously set, a trigger detection part detecting whether monitoring power waveform data inputted through an A/D converter satisfies the trigger condition or not and a waveform memory detecting that data satisfies the trigger condition and storing monitoring power waveform data.例文帳に追加

現在時刻信号を出力する時計部と、予め設定された時刻に応じて監視電源波形データに対するトリガ条件を変更するトリガ制御部と、Ａ／Ｄ変換器を介して入力される監視電源波形データがトリガ条件を満たしているか否かを検出するトリガ検出部と、トリガ条件を満たしていることを検出して監視電源波形データを記憶する波形メモリ、とで構成されたことを特徴とするもの。 - 特許庁

The synchronous semiconductor memory device includes a column play decoder play-decoding a column address signal, a column main decoder which drives selectively a column selection line in accordance with the play-decoded column address signal and coupled to the column selection line, and a controller controlling the column play-decoder synchronously with the reference clock signal and controlling all of enable timing and disable timing of the column selection line.例文帳に追加

同期形半導体メモリ装置において、カラムアドレス信号をプレーディコーディングするカラムプレーディコーダと、前記プレーディコーディングされたカラムアドレス信号に応じてカラム選択ラインを選択的に駆動させるためのカラム選択ラインＣＳＬと連結されたカラムメーンーディコーダと、前記基準クロック信号に同期して前記カラムプレーディコーダを制御して前記カラム選択ラインの活性化及び非活性化タイミング全てを制御するための制御器とを含むことを特徴とする。 - 特許庁

The communication controller controls communications between a plurality of electronic apparatus mounted on a vehicle and mainly comprises; a control part 11 which comprises a microcomputer or the like and periodically outputs a clock pulse; an abnormality detection part for detecting abnormality of the control part 11; and a communication control part 14 which performs communication control of opening communications, namely, disconnecting an electronic apparatus in response to detection of abnormality.例文帳に追加

本発明の通信制御装置は、車両に搭載された複数の電子機器間の通信を制御するものであって、マイクロコンピュータなどで構成されると共にクロックパルスを周期的に出力する制御部１１と、制御部１１の異常を検知する異常検知部と、異常が検知されたときに通信を開放する、すなわち電子機器を切り離す通信制御を行う通信制御部１４とから主に構成されている。 - 特許庁

A flip-flop having a function for shifting normal input data to output and a function for setting a value to be outputted fixedly and outputting the set values cyclically according to a clock is employed in at least a part of a path of logic circuit formed between an external input and an external output and a desired fixed value is outputted to a gate connected with the path thus activating the path.例文帳に追加

通常の入力データを出力にシフトする機能と共に、固定的に出力させたい値を設定でき、且つこの設定値をクロックに従って循環的に出力する機能を持ったフリップフロップを、外部入力から外部出力の間に形成された論理回路によるパスの少なくとも一部に用いることにより、所望の固定値を前記パスに接続されるゲートなどに出力して前記パスの活性化を図る。 - 特許庁

In the receiver, a reception pulse signal generation circuit 112 generates a reception pulse signal by reproducing a short pulse based on a received signal, a synchronizing circuit 114 synchronizes a clock signal with the reception pulse signal to generate a synchronous output signal, and a demodulator circuit 115 generates a demodulated signal using the synchronous output signal from the synchronizing circuit 114 and the reception pulse signal from the reception pulse signal generation circuit 112.例文帳に追加

受信装置において、受信パルス信号生成回路１１２が受信信号に基づき短パルスを再現して受信パルス信号を生成し、同期回路１１４がクロック信号を受信パルス信号により同期して同期出力信号を生成し、復調回路１１５が同期回路１１４からの同期出力信号と受信パルス信号生成回路１１２からの受信パルス信号とにより復調信号を生成する。 - 特許庁

This signal detecting circuit for the magnetic sensor includes: a differential amplifier 33 input with an output voltage from a detecting coil 113 of the magnetic sensor 11; a hysteresis comparator 34 input with an output from the differential amplifier 33; and a counter 35 for counting the pulse number of a clock between respective outputs of two adjacent spikelike voltages included in the output voltage, based on a digital signal output from the hysteresis comparator 34.例文帳に追加

磁気センサ１１の検出コイル１１３の出力電圧が入力される差動増幅器３３と、差動増幅器３３の出力が入力されるヒステリシスコンパレータ３４と、ヒステリシスコンパレータ３４から出力されるデジタル信号に基づいて、出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間におけるクロックのパルス数をカウントするカウンタ３５とを含む磁気センサの信号検出回路を提供する。 - 特許庁

In Tang, he learned not only Confucianism, but also astronomy, music and military science, and brought back "Tokan Kanki" (historical records of Eastern Han Dynasty) to Japan, and offered to the Imperial Court many other books and materials, including Keisho (Confucianism documents [130 volumes of "Torai"]), an astronomical calendar book (one volume of "Taien Calendar" and 12 volumes of "Daienreki Ryusei"), a sun clock (Sokuei Kaneshaku), music instruments (Dorikkan, 鉄如方響, 写律管声12条), music theory books (ten volumes of "Gakusho Yoroku"), bows (arms) (絃纏漆角弓、馬上飲水漆角弓、露面漆四節角弓各1張) and arrows (20 of Shakosen [square arrow] and 10 of Heishasen [flat arrow]). 例文帳に追加

唐では儒学のほか、天文学や音楽、兵学などを学び、帰朝時には、経書（『唐礼』130巻）、天文暦書（『大衍暦経』1巻、『大衍暦立成』12巻）、日時計（測影鉄尺）、楽器（銅律管、鉄如方響、写律管声12条）、音楽書（『楽書要録』10巻）、弓(武器)（絃纏漆角弓、馬上飲水漆角弓、露面漆四節角弓各1張）、矢（射甲箭20隻、平射箭10隻）などを献上し、『東漢観記』を持ち来たらした。 - Wikipedia日英京都関連文書対訳コーパス

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加

クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁

Regarding the review of the postal businesses, as I told you the other day, we intend to draw up a bill to suspend the sale of shares and assets before the start of the extraordinary Diet session, and, if possible, we hope to enact a basic law, too. However, as the period of the session is very short, we must race against the clock if we are to enact the latter. Therefore, it is not clear whether we can fix the details of the basic law in the short period of time, so it may be better to listen to more opinions from various people. The Prime Minister also offered me a good idea (about business of the Japan Post) when I met him yesterday. As I told you over and over again, I have no intention of restoring the postal businesses, which have been broken up by Mr. Koizumi (former Prime Minister), to their status before the breakup 例文帳に追加

それと、ここは郵政見直しの方についても、この間も申し上げましたように、この臨時国会が始まる前に、きっちりと凍結法案、これは株と資産の凍結法案提出、できれば基本法をつくりたいと思っておりますが、会期が非常に短いものですから、基本法が上げられるかどうか、ちょっと時間との勝負みたいなところがありますので、基本法の中身まできちんと固めていけるか、非常に期間が短いですから、むしろもっといろいろな方の意見も聞いて、昨日だったか、総理にお会いした時も、総理もなかなかよいアイデア、意見も持っておられましたし、何度も言うように、純ちゃん（小泉純一郎元総理）がぐちゃぐちゃにしてしまった郵政事業を、その前の姿に戻すという気は、私にはありません - 金融庁