「Gate Line」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To provide a liquid crystal display device which is provided with first and second gate driving circuits, and is improved in a response speed of liquid crystal by supplying a pre-charge voltage to the (N+4n)th gate line when a gate ON voltage is supplied to the Nth gate line of a liquid crystal panel, and to provide a driving method therefor.例文帳に追加

本発明は第１及び第２ゲート駆動回路を具備して、液晶パネルのＮ番目のゲートラインにゲートオン電圧が供給されるとき、Ｎ＋４ｎ番目のゲートラインにプリチャージ電圧供給して、液晶の応答速度を改善した液晶表示装置及びその駆動方法を提供する。 - 特許庁

When the gate driving circuit 300 supplies a high level signal voltage to the gate signal lines 111 in one horizontal scanning period, the driving circuit also supplies a high level signal voltage in a first period of the one horizontal scanning period to a gate signal line 11 to be the scanning object next to the current gate signal line 111.例文帳に追加

上記ゲート駆動回路３００は、１水平走査期間にハイレベルの信号電圧をゲート信号線１１１に供給する際、該ゲート信号線１１１の次に走査対象となるゲート信号線１１１に対して、上記１水平走査期間の第１期間にハイレベルの信号電圧を供給する。 - 特許庁

In the semiconductor device having a circuit formed of a plurality of thin film transistors 100, a gate interconnect line 22 connected commonly with a plurality of thin film transistors 100 is divided and the divided gate interconnect lines 22 are connected electrically through a connection interconnect line 29 arranged on an upper layer of the gate interconnect line 22.例文帳に追加

複数の薄膜トランジスタ１００により回路が形成された半導体装置であって、複数の薄膜トランジスタ１００に共通接続されたゲート配線２２が分割されており、分割されたゲート配線２２同士が、ゲート配線２２よりも上層に配置された接続配線２９により電気的に接続されている。 - 特許庁

A bit line BL of a memory cell array 11 is selected by a column gate 12, and connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To eliminate insufficiency of transition of a pixel voltage due to the time constant of a gate line in black insertion driving.例文帳に追加

黒挿入駆動においてゲート線の時定数による画素電圧の遷移不足を解消する。 - 特許庁

The gate wirings (PGo, PGe) of the selection transistors of the memory cells are arranged corresponding to each memory cell line.例文帳に追加

メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。 - 特許庁

The line width of the active gate of the first cell is the same size as or size almost similar to the OPC structure.例文帳に追加

第１のセルのアクティブ・ゲートの線幅は、ＯＰＣ構造と同一のサイズか、ほぼ同様のサイズである。 - 特許庁

The liquid crystal display device includes a liquid crystal panel 303, a drain signal generating circuit 301 which outputs a drain voltage to a drain line and outputs a common voltage to a common line by switching the polarity, and a scanning circuit 302 which scans a plurality of gate lines and outputs a gate voltage to each gate line.例文帳に追加

液晶表示装置は、液晶パネル３０３と、ドレイン線へドレイン電圧を出力すると共にコモン線に極性を切り替えてコモン電圧を出力するドレイン信号生成回路３０１と、複数本のゲート線をスキャンして各ゲート線にゲート電圧を出力する走査回路３０２と、を有する。 - 特許庁

A pre-charge gate unit PGU#j has an inverter IVj electrically connected to a column selection line CSLj.例文帳に追加

プリチャージゲートユニットＰＧＵ＃ｊは、コラム選択線ＣＳＬｊと電気的に接続されたインバータＩＶｊをさらに含む。 - 特許庁

Gate electrodes 103a and 103b of two drive transistors are formed as extended in a direction of a bit line and a common gate electrode 103c common to the both two transmission transistors is formed between these gate electrodes, so that the length of the cell in the bit line direction is shorter than the length of the cell in a word line direction.例文帳に追加

２つの駆動トランジスタのゲート電極１０３ａ，ｂがビットライン方向へ伸延するように形成してあり、これらゲート電極間に２つの伝送トランジスタ共通の共通ゲート電極１０３ｃが形成されることで、ビッライン方向の長さがワードライン方向の長さよりも短くなっている。 - 特許庁

In a normal display, vertical scanning of a screen is performed by the first gate signal line driver circuit.例文帳に追加

通常表示の際は、画面の垂直走査は第１のゲート信号線駆動回路によって行う。 - 特許庁

A charging path 12 is arranged between the gate of the detection transistor M10 and a power source line Lvcc.例文帳に追加

充電経路１２は、検出トランジスタＭ１０のゲートと電源ラインＬｖｃｃとの間に設けられる。 - 特許庁

An element chip to be stacked is mounted in the inner peripheral side so that the chip is not overlapped on the gate bus line 23.例文帳に追加

積層される素子チップは、ゲートバスライン２３と重ならないようにその内周側に搭載される。 - 特許庁

The potential of a gate electrode 511 of each unit element P is set according to the potential of the data line 13.例文帳に追加

各単位素子Ｐのゲート電極５１１の電位はデータ線１３の電位に応じて設定される。 - 特許庁

The gate line of each cell block edge has an overhang expanded in a direction perpendicular to a longitudinal axis.例文帳に追加

各セルブロックエッジのゲートラインは長手方向軸線に垂直な方向に拡張されたオーバーハングを有する。 - 特許庁

Scanning lines are connected to a gate driver 300 and data lines are connected to a data line driver 400.例文帳に追加

走査線はゲートドライバ３００に接続されており、データ線はデータ線ドライバ４００に接続されている。 - 特許庁

The semiconductor device 100 is equipped with the gate interconnect line gh of the voltage drive transistor, the one end of the gate interconnect line gh is arranged on the LOCOS oxide film 3, and a second oxide film 6a is formed under the gate interconnect line gh that traverses the edge of the LOCOS oxide film 3 so as to cover the edge.例文帳に追加

電圧駆動型トランジスタのゲート配線ｇｈの一端が、ＬＯＣＯＳ酸化膜３上に配置されてなる半導体装置１００において、ＬＯＣＯＳ酸化膜３のエッジを横切るゲート配線ｇｈ下に、エッジを覆う第２の酸化膜６ａが形成されてなる半導体装置とする。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

On a gate of read selection switch SW of the reference cell, a read word line RWL(ref) is connected.例文帳に追加

レファレンスセルのリード選択スイッチＳＷのゲートには、リードワード線ＲＷＬ（ｒｅｆ）が接続される。 - 特許庁

Therefore, on verifying, a voltage (absolute value) greater than -5 V of a reading mode is applied to a word line (gate).例文帳に追加

このため、ベリファイ時にはワードライン（ゲート）に−５Ｖの読出モード時よりも大きい（絶対値）電圧を印加する。 - 特許庁

A gate of the MOS transistor for a sense amplifier is so formed as to almost cover the paired bit line.例文帳に追加

センスアンプ用ＭＯＳトランジスタのゲートは複数のビットライン対を殆どカバーするように形成される。 - 特許庁

After the control gate line is charged to Vcg, the high voltage applied to the well region is discharged.例文帳に追加

コントロールゲート線がＶｃｇに充電された後に、ウェル領域に印加された高電圧を放電する。 - 特許庁

This pre-charge gate unit PGU#j is activated by receiving a reverse signal of a column selection line CSLj.例文帳に追加

このプリチャージゲートユニットＰＧＵ＃ｊは、コラム選択線ＣＳＬｊの反転信号の入力を受けて活性化される。 - 特許庁

A higher voltage than a voltage of the source line 620 is supplied to a gate of the power transistor 502.例文帳に追加

これにより、パワートランジスタ５０２のゲートには、電源ライン６２０の電圧より高い電圧が供給される。 - 特許庁

A contact hole 130 for connecting to a video signal line is formed in a top-gate TFT.例文帳に追加

トップゲートのＴＦＴには映像信号線と接続するためのコンタクトホール１３０が形成されている。 - 特許庁

The MTJ element 12 and the bit line contact 13 are disposed alternately sandwiching the gate electrode.例文帳に追加

ＭＴＪ素子１２とビット線コンタクト１３がゲート電極を間に挟んで交互に配置されている。 - 特許庁

The vertical signal line V1 is connected to a load MOS M51 via a common gate MOS M71 being a constant voltage means 3.例文帳に追加

垂直信号線V1は、定電圧手段３であるゲート接地MOS M71を介して負荷MOS M51に接続される。 - 特許庁

To anodize a gate wiring composed of aluminum without forming an anodizing voltage supply line.例文帳に追加

陽極酸化用の電圧供給線を形成せずに、アルミニウムでなるゲート配線を陽極酸化する。 - 特許庁

The ticket gate for the KTR line is located on the west side of the first floor and that for the JR lines is located halfway along the second floor. 例文帳に追加

KTR線の改札口は西寄り1階に、JR線の改札口は2階中央部に設けられている。 - Wikipedia日英京都関連文書対訳コーパス

A gate line is formed on a semiconductor substrate in which an active region and a field region are partitioned off.例文帳に追加

アクティブ領域及びフィールド領域が区分された半導体基板上に、ゲートラインが形成される。 - 特許庁

To reduce a capacity between wirings of a semiconductor device having a transfer gate, a bit line and a storage node.例文帳に追加

トランスファーゲート、ビット線、ストレージノードを有する半導体装置の配線間容量の低減を目的とする。 - 特許庁

The semiconductor island IL is formed such that it does not run off the upper region of a gate line GL.例文帳に追加

半導体アイランドＩＬは、ゲート線ＧＬ上方の領域からはみ出さないように形成される。 - 特許庁

The gate electrode of the nMOS transistor 11b is connected to the word line WL with its drain and source connected to ground.例文帳に追加

nMOSトランジスタ11bのゲート電極はワード線/WLに接続され、ドレイン及びソースはグランドに接続されている。 - 特許庁

Then, using an alkali-based solution, the scanning signal line 2 including the gate electrode 11 is subjected to light etching.例文帳に追加

次に、アルカリ系の水溶液を用いて、ゲート電極１１を含む走査信号ライン２をライトエッチングする。 - 特許庁

Signals are written into pixels in a plurality of different tiers during one gate signal line selection period.例文帳に追加

１ゲート信号線選択期間内に、異なる複数段の画素に信号を書き込む点に特徴がある。 - 特許庁

A side wall spacer 25 is formed on the side wall face of the floating gate 4 which extends in the direction of a bit line.例文帳に追加

フローティングゲート４の、ビット線方向に延びる側壁面にサイドウォールスペーサ２５が設けられている。 - 特許庁

Each gate line region 160 extending in the longitudinal direction is interposed between lines of the regions 151, respectively.例文帳に追加

領域１５１の各列同士の間には、縦方向に延びるゲートライン領域１６０が介在している。 - 特許庁

A word line 222 is formed perpendicular to the active region 210, and electrically connected to a gate 220 of the transistor.例文帳に追加

ワード線222はアクティブ領域210と垂直に形成され、トランジスタのゲート220に電気的に接続される。 - 特許庁

When gate voltage becomes not more than reference voltage, disconnection is judged to occur in the power source line to the load.例文帳に追加

ゲート電圧が基準電圧以下となった場合、負荷への電源ラインに断線が生じたと判定する。 - 特許庁

The output wiring line driving transistor 33 includes a gate connected to the control line DR, a drain connected to the reading bit line RBIT, and a source connected to a ground power source.例文帳に追加

出力配線駆動用トランジスタ３３は、制御線ＤＲに接続されたゲートと、読み出しビット線ＲＢＩＴに接続されたドレインと、グランド電源に接続されたソースとを有する。 - 特許庁

Memory cells disposed in a matrix are included, a word line is connected to a gate of the memory cells, a local bit line LBLd is connected to a drain, and a first or second local bit line LBLS is connected a source.例文帳に追加

行列状に配置されたメモリセルを含み、メモリセルのゲートにワード線が接続され、ドレインにローカルビット線LBLdが接続され、ソースに第１または第２のローカルビット線LBLSが接続される。 - 特許庁

The pixel electrode line 9 is provided at least along the connection hole 10, and a part of the bottom surface of the pixel electrode line is contacted with the gate wiring 5b and another part thereof is contacted with the source/drain electrode line 7.例文帳に追加

画素電極線９は、少なくとも接続孔１０に沿って設けられ、その底面の一部はゲート配線５ｂに他の一部はソース／ドレイン電極線７にそれぞれ接している。 - 特許庁

The thin film transistor array substrate includes a short ring wiring line 3 electrically connected to at least one of a gate wiring line 1 and a source wiring line 2 via a resistor 4.例文帳に追加

本発明に係る薄膜トランジスタアレイ基板は、ゲート配線１及びソース配線２の少なくとも一方と、抵抗体４を介して電気的に接続されるショートリング配線３を備える。 - 特許庁

The selecting transistor has a gate terminal operatively coupled to a word line of a memory array, a source terminal operatively coupled to a drive line of the memory array, and a drain terminal operatively coupled to a bit line of the memory array.例文帳に追加

選択トランジスタのゲート端子はメモリアレイのワード線に動作可能に接続され、ソース端子はドライブ線に動作可能に接続され、ドレイン端子はビット線に動作可能に接続される。 - 特許庁

To improve so-called a lateral line viewing phenomenon of a conventional single-drive type liquid crystal display device, such that a lateral line ends being viewed on a display due to gate line delay and AGS delay.例文帳に追加

従来のシングル駆動方式の液晶表示装置はゲートライン遅延及びＡＳＧ遅延によって、ディスプレイに横線が見えてしまう、いわゆる横線視認現象を改善する。 - 特許庁