「Gate Line」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To reduce LER (line edge roughness) of a formed gate electrode by suppressing the effect of crystal grains of a low-resistance polycrystalline silicon film when forming the gate electrode by etching.例文帳に追加

エッチングによるゲート電極の形成にあたり、低抵抗多結晶シリコン膜の結晶粒界の影響を抑えることで、形成されたゲート電極のＬＥＲを低減する。 - 特許庁

The memory transistor has, above the gate electrode or a wiring layer connected with the gate electrode (e.g. word line WL1, etc.), a pull-up electrode closing thereto via a dielectric film.例文帳に追加

このメモリトランジスタは、ゲート電極又はこれに接続された配線層（例えば、ワード線ＷＬ１等）の上方に誘電膜を介して近接するプルアップ電極を有する。 - 特許庁

A switching transistor 16 has two gate electrodes, and one of the gate electrodes is arranged so as to be superimposed on the power supply line 10 in a stacking direction.例文帳に追加

スイッチングトランジスタ１６は２つのゲート電極を有し、そのうちのひとつのゲート電極が電源供給線１０と積層方向において重複して配置されている。 - 特許庁

The semiconductor device 100 comprises a gate electrode 5a and gate wiring 5b, a source/drain electrode 7a and source/drain wiring 7b, and a pixel electrode line 9.例文帳に追加

半導体装置１００は、ゲート電極５ａおよびゲート配線５ｂと、ソース／ドレイン電極７ａおよびソース／ドレイン配線７ｂと、画素電極線９とを備えている。 - 特許庁

When accessing to a word line is completed, one shot pulse signal PX is inputted to the gate of a transistor 480.例文帳に追加

ワード線へのアクセスが終了すると、ワンショット・パルス信号ＰＸがトランジスタ４８０のゲートに入力される。 - 特許庁

Further, the contact member CP1 is disposed on the selective gate line SGSL where the EI pattern is not formed.例文帳に追加

さらに、コンタクト材ＣＰ１は、ＥＩパターンが配置されていない選択ゲート線ＳＧＳＬ上に配置されている。 - 特許庁

To suppress generation of cross talk caused by coupling by the parasitic capacitance between a signal line and the gate of a driving transistor.例文帳に追加

信号線と駆動トランジスタのゲート間の寄生容量によるカップリングに起因するクロストークの発生を抑える。 - 特許庁

A protective film 112 is formed all over the gate line regions 160 and the guard ring region 170.例文帳に追加

ゲートライン領域１６０およびガードリング領域１７０には、全面的に保護膜１１２が形成されている。 - 特許庁

In a first switching element TrG, both ends of a current path are connected between the control gate line and a ground end.例文帳に追加

第１スイッチング素子ＴｒＧは、電流経路の両端をコントロールゲート線と接地端との間に接続される。 - 特許庁

The gate electrode 6 is connected electrically with the polySi member 2b through a third line 8c.例文帳に追加

そして、ゲート電極６とＰｏｌｙＳｉ部材２ｂとが第３の配線８ｃにより電気的に接続されている。 - 特許庁

To provide an image display panel capable of restraining a metal thin film in a gate line driving circuit from being corroded.例文帳に追加

ゲート線駆動回路の金属薄膜の腐食を抑制することができる画像表示パネルを提供する。 - 特許庁

A gate driver 124 scans a scanning line 123 from a side proximate to a source driver IC 131 to a side distant therefrom.例文帳に追加

ゲートドライバ１２４は、走査線１２３を、ソースドライバＩＣ１３１に近い側から離れた側へと走査する。 - 特許庁

To provide a transistor array panel permitting to narrow non-display areas on the right and left edge sides of a gate line.例文帳に追加

ゲートラインの左右の端部側の非表示領域を狭くすることができるトランジスタアレイパネルを提供すること。 - 特許庁

In one form, the gate can slide in a straight line, and is energized in a direction being free of the housing.例文帳に追加

一つの形態において、ゲートは、直線的に滑動可能であり、ハウジングから離れる方向へと付勢される。 - 特許庁

Also, after the potential of the bit line BL0 is transferred to an ECC circuit 16, a pass gate circuit 15 is cut off.例文帳に追加

また、ビット線ＢＬ０の電位をＥＣＣ回路１６に転送させた後、パスゲート回路１５を切断する。 - 特許庁

Each gate electrode line 12 is electrically connected to the light shielding layer 11 by a conductive light shielding wall 13.例文帳に追加

ゲート電極線１２と遮光層１１とは、導電性の遮光壁１３によって電気的に接続されている。 - 特許庁

In order to operate a bit line in GND-VCC, a back gate voltage of 4 V is applied to a cell well in programming.例文帳に追加

ビットラインをＧＮＤ〜ＶＣＣで動作させるために、プログラム時にセルウェルに４Ｖのバックゲート電圧を印加する。 - 特許庁

A source electrode 19a of the Tr7 is connected to the gate electrode of the Tr5 and connected to a line L2.例文帳に追加

また、Ｔｒ７のソース電極１９ａは、Ｔｒ５のゲート電極と接続され、ラインＬ２に接続されている。 - 特許庁

Gate pulses of n-pieces are sequentially generated by an output of the n-th step bit output line of a shift register 20.例文帳に追加

シフトレジスタ２０の第ｎ段のビット出力線の出力によりｎ個のゲートパルスが順次生成される。 - 特許庁

A ticket gate is on the ground level facing Nishikyo Takatsuki Line of the Kyoto and Osaka Prefectural Route 67 (Saigoku Kaido Road). 例文帳に追加

改札口は地平にあり、京都府道・大阪府道67号西京高槻線（西国街道）に面する1ヶ所のみ。 - Wikipedia日英京都関連文書対訳コーパス

The lower electrode 118c of the buffer capacity 126 is connected to the (n+1)-th gate bus line 111.例文帳に追加

このバッファ容量１２６の下部電極１１８ｃは、ｎ＋１番目のゲートバスライン１１１に接続されている。 - 特許庁

The display device includes a gate driving part, a data driving part, a display panel, a power supply part and a common voltage line.例文帳に追加

表示装置は、ゲート駆動部と、データ駆動部と、表示パネルと、電源供給部と、共通電圧ラインと、を含む。 - 特許庁

The gate and the source of the third active element connect to the second segment and the drain connects to the even number scanning line.例文帳に追加

ゲート及び他の第3能動素子のソースは第2セグメントと接続し、ドレーンは偶数走査線と接続する。 - 特許庁

Programming each cell is effected by voltage biasing a common control gate line and source/drain for a sensing transistor 12.例文帳に追加

セルのプログラミングは、共通の制御ゲートラインと、感知トランジスタのソース／ドレインとをバイアスする電圧により行われる。 - 特許庁

Next, a first semiconductor and a second semiconductor superposed on the storage electrode line are formed on the gate insulating layer.例文帳に追加

次に、ゲート絶縁膜上に第１半導体及び維持電極線と重畳する第２半導体を形成する。 - 特許庁

A first conductive layer constituting the gate electrode and a second conductive layer constituting the scanning line are separate layers.例文帳に追加

ゲート電極を構成する第１導電層と走査線を構成する第２導電層とは、別層である。 - 特許庁

In May 1998, a bronze statue of Akiko was built in the commemoration of her 120th anniversary at the west gate of Sakai Station, Nankai Main Line, in Saki City. 例文帳に追加

1998年5月に生誕120周年を記念して堺市の南海本線堺駅西口に銅像が建てられた。 - Wikipedia日英京都関連文書対訳コーパス

A positive voltage is applied to the gate of a selected cell and the gates of memory cells that share a word line with the selected cell.例文帳に追加

選択セルのゲート及び前記選択セルとワードラインを共有するメモリセルのゲートに陽の電圧を印加する。 - 特許庁

A gate G of the FET 3 is connected to a node ND3 on a power-supply line GND via the resistive element 5.例文帳に追加

ＦＥＴ３のゲートＧは、抵抗素子を介して電源ラインＧＮＤ上のノードＮＤ３に接続される。 - 特許庁

The common data line CDL is connected to the capacitor transistor 30A by turning on the transfer gate 30B.例文帳に追加

トランスファゲート３０Ｂがオンすることにより共通データ線ＣＤＬがキャパシタトランジスタ３０Ａに接続される。 - 特許庁

The gate of the memory cell transistor MT0 is connected to a cell control line CGL, the drain is connected to a bit line BL0 which is a data reading line, and the source is connected to the drain of the select transistor ST0.例文帳に追加

メモリセルトランジスタＭＴ０のゲートはセル制御線ＣＧＬと接続され、ドレインはデータ読み出し線であるビット線ＢＬ０と接続され、ソースは選択トランジスタＳＴ０のドレインと接続されている。 - 特許庁

Attention is paid to the fact that no signal is inputted to a source signal line 106 and a gate signal line 105 for a period that signal writing is not performed from the signal line to a pixel.例文帳に追加

信号線から画素への信号の書き込みが行われていない期間においては、ソース信号線１０６およびゲート信号線１０５には信号の入力がなく、定電位にあることに着目。 - 特許庁

A scanning line 5 is arranged in the vicinity of a common electrode line 6 being at one side of a display part 7, and an electric field effect type thin film transistor 1 whose gate is connected to the scanning line 5 is provided.例文帳に追加

表示部７の一方の共通電極線６近傍には、走査線５が配設されており、この走査線５にゲートが接続された電解効果型の薄膜トランジスタ１が設けられている。 - 特許庁

In a sampling transistor Tr1, when a gate is selected by a scanning line WS, a line between a source and a drain becomes conductive and a signal Vsig from a signal line DL is sampled and held in a holding capacitance C1.例文帳に追加

サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。 - 特許庁

When the three switches for transfer are turned on for a gate-line selection period for the m-th line, the m-th line video data that is held in the first-memory element is transferred to and held in the second-memory element.例文帳に追加

そして、第ｍ行のゲート線選択期間で３つの転送用スイッチがオン状態なると、第１メモリ素子で保持されている第ｍ行の映像データが第２メモリ素子に転送され、保持される。 - 特許庁

A gate electrode 8 (including a scanning line), a source electrode 14, a drain electrode 15, a data line 4, and an auxiliary capacity line 7 are respectively formed by a low reflection metal whose reflection factor is ≤20%.例文帳に追加

ゲート電極８（走査ラインを含む）、ソース電極１４、ドレイン電極１５、データライン４および補助容量ライン７は、反射率が２０％以下の低反射金属によって形成されている。 - 特許庁

To provide a liquid crystal display which compensates image defects caused by the difference in wiring length of an inter connection line for a gate line and a data line by a capacitor in a laminated structure system and its manufacturing method.例文帳に追加

本発明は、ゲートライン及びデータライン相互接続線の配線長さの差による画像不良を積層構造方式のキャパシターで補償した液晶表示装置及びその製造方法を提供する。 - 特許庁

A gate of a read-out transistor QR is connected to one end side of the sub-bit line SBL, a drain is connected to one end side of the bit line BL, and a source is connected to one end side of the reset line RST.例文帳に追加

読み出しトランジスタＱＲのゲートはサブビット線ＳＢＬの一端側に接続され、ドレインはビット線ＢＬの一端側に接続され、ソースはリセット線ＲＳＴの一端側に接続されている。 - 特許庁

The word line driving circuit 30 is provided with a driver DRV for driving the word line WL, a transfer transistor TRA provided between the driver DRV and the word line WL, and a gate control circuit 32.例文帳に追加

ワード線駆動回路３０は、ワード線ＷＬを駆動するドライバＤＲＶと、ドライバＤＲＶとワード線ＷＬとの間に設けられるトランスファートランジスタＴＲＡと、ゲート制御回路３２を含む。 - 特許庁

An interconnect line 11a being connected with the gate electrode 7 and an interconnect line 11b being connected with the active region 13 and becoming a dummy interconnect line are formed simultaneously on the underlying interlayer insulating film 10.例文帳に追加

次に、下地層間絶縁膜１０に、ゲート電極７に接続される配線１１ａと、ダミー配線となり、且つ、活性領域１３に接続される配線１１ｂとを同時に形成する。 - 特許庁

At Kashiwara Station (Osaka Prefecture), when transferring between the JR Line and Kintetsu Domyoji Line, you're requested to touch the light-blue colored simple IC card ticket checker (midway ticket gate) installed on the platform of the Kintetsu Line. 例文帳に追加

また、柏原駅(大阪府)ではJR線と近鉄道明寺線の互いの乗り換えの際は、近鉄線のホーム上にあるライトブルーの簡易ICカード改札機（中間改札）へのタッチが必要である。 - Wikipedia日英京都関連文書対訳コーパス

A gate line and a common electrode line are formed in the liquid crystal display device on a thin-film transistor substrate, and a storage capacitor electrode is formed in the common electrode line as a branching.例文帳に追加

本発明による液晶表示装置は、薄膜トランジスタ基板上にゲート線と共に共通電極線が形成されており、共通電極線には分枝として保持容量電極が形成されている。 - 特許庁

A power-supply noise generated on the ground line SL1 is interposed into the ground line SL1 and is absorbed by an N-channel MOS transistor whose gate is connected to the power-supply line PL1 and the capacitor C1.例文帳に追加

接地線ＳＬ１上に発生した電源ノイズは、接地線ＳＬ１に介挿され、ゲートが電源線ＰＬ１に接続されたＮチャネルＭＯＳトランジスタＮ１およびキャパシタＣ１により吸収される。 - 特許庁

The array substrate 10 includes an insulating substrate 12, a plurality of gate lines 14 formed in parallel on the insulating substrate 12, a gate insulating film 18 formed to cover the gate lines 14 on the insulating substrate 12, a source line 38 formed to three-dimensionally intersect with the gate lines 14, and a additional insulating film 24 formed below the source line 38.例文帳に追加

アレイ基板１０は、絶縁基板１２と、絶縁基板１２上に並列に形成された複数のゲート線１４と、絶縁基板１２上において、ゲート線１４を覆うように形成されたゲート絶縁膜１８と、ゲート線１４と立体交叉するようにして形成されたソース線３８と、ソース線３８の下方に形成された追加絶縁膜２４と、を含む。 - 特許庁

The word line enable method of the flash memory device includes the step of driving a signal line corresponding to a selected word line with a work line voltage, and the step of stepwise increasing a gate voltage of a switch transistor connected between the selected word line and the signal line during a program execution period.例文帳に追加

フラッシュメモリ装置のワードラインイネーブル方法は、選択されたワードラインに対応する信号ラインをワードライン電圧で駆動する段階と、そしてプログラム実行区間の間に前記選択されたワードラインと前記信号ラインとの間に連結されたスイッチトランジスタのゲート電圧を段階的に増加させる段階とを含む。 - 特許庁