「Gate Line」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

For the Karasuma Line, placed at the level immediately under the gate-installed level, two separate platforms with two tracks served between them, the structure of this type being used only here on the Karasuma Line, are provided (having been designed to allow passengers to change trains with Tozai Line here), while an island platform serving two tracks is provided for the Tozai Line placed at the level immediately under the Karasuma Line level. 例文帳に追加

プラットホームは、改札階の下にある烏丸線ホームが同線で唯一の相対式2面2線（開業時から東西線との乗り換え駅となる事を見越しての設計であった）、そのさらに下層にある東西線ホームが島式1面2線となっている。 - Wikipedia日英京都関連文書対訳コーパス

The MOS transistor Q31 is connected between the fourth terminal and the gate of the respective MOS transistors, selection signals are supplied from a fuse line selection circuit 11 to the gate of the MOS transistor, and a fuse line is selected.例文帳に追加

第４の端子と上記各ＭＯＳトランジスタのゲート間にＭＯＳトランジスタＱ３１を接続し、このＭＯＳトランジスタのゲートにヒューズ線選択回路１１から選択信号を供給してヒューズ線を選択することを特徴としている。 - 特許庁

The data line and the data driver 14 are mutually connected through a through-hole 40 provided in an upper fringe part of the array substrate, and the gate line and the gate driver 15 are mutually connected through a through-hole 41 provided in a side fringe part of the array substrate.例文帳に追加

また、データ線とデータドライバ１４とは、アレイ基板の上縁部に設けられたスルーホール４０により接続され、ゲート線とゲートドライバ１５とは、アレイ基板の側縁部に設けられたスルーホール４１により接続されている。 - 特許庁

When a metal substance like tungsten is introduced into a manufacturing process of gate line, the cleaning liquid relating to this invention can be employed in a cleaning process for removing particles which is executed after forming gate line pattern thereby.例文帳に追加

これにより、ゲートラインの製造工程にタングステンのような金属物質を導入する場合、ゲートラインパターンを形成した後で実施するパーティクル除去のための洗浄工程に本発明に係る洗浄液を使用することができる。 - 特許庁

The multiport RAM cell writing circuit is provided with a first field-effect transistor (FET) whose gate is connected to a first port nonwriting bit line, and a second FET whose gate is connected to a first port writing word line.例文帳に追加

マルチポートＲＡＭセルのＲＡＭセル書き込み回路は、第１のポート非書き込みビット線にゲートが接続された第１の電界効果トランジスタ（ＦＥＴ）と、第１のポート書き込みワード線にゲートが接続された第２のＦＥＴと、を備える。 - 特許庁

A bit line BLn of left-hand neighbor is grounded, and a voltage of the selection bit line BLn+1 is biased to 4.5 V, and a voltage of the selection word gate WLn is raised to 1.2 V which is slightly higher than a word gate threshold voltage, for controlling a programming current.例文帳に追加

左隣のビット線ＢＬｎは接地され、選択ビット線ＢＬｎ＋１は４．５Ｖにバイアスされ、プログラミング電流を制御するために、選択ワードゲートＷＬｎはワードゲート閾値電圧よりも僅かに高い１．２Ｖに上げられる。 - 特許庁

A gate of a selection transistor STR is connected to a write word line WWL, one side of source/drain is connected to a write bit line WBL, and the other side of source/drain is connected to a gate of the ferroelectric transistor.例文帳に追加

選択トランジスタＳＴＲは、書き込みワード線ＷＷＬにゲートが接続され、書き込みビット線ＷＢＬにソース／ドレインの一方が接続され、強誘電体トランジスタのゲートにソース／ドレインの他方が接続されている。 - 特許庁

A word driver supplies the boosting voltage to a word line when it receives the low level voltage from the first word decoder at a gate, and supplies the low level voltage to the word line when it receives the high level voltage from the first word decoder at the gate.例文帳に追加

ワードドライバは、第１ワードデコーダからの低レベル電圧をトランジスタのゲートに受けたときにワード線に昇圧電圧を供給し、第１ワードデコーダからの高レベル電圧をゲート受けたときにワード線に低レベル電圧を出力する。 - 特許庁

Next, after a gate insulation film and a semiconductor layer are formed sequentially, a conductive film of MoW alloy is stacked and patterning is carried out using the same etchant as that for the gate line to form a data line having a source electrode and a drain electrode.例文帳に追加

次に、ゲート絶縁膜及び半導体層を順次に形成した後、MoW alloyの導電膜を積層し、ゲート線用エッチング液と同一なエッチング液でパターニングしてソース電極を有するデータ線及びドレーン電極を形成する。 - 特許庁

A data driver 14 and a gate driver 15 are arranged in a first main plane and a second main plane 11b being the opposite face where a data line, a gate line, a TFT, and a picture element electrode are arranged on an array substrate 11 of the display device.例文帳に追加

表示装置のアレイ基板１１におけるデータ線とゲート線とＴＦＴと画素電極とが配置されている第一主平面と反対側の面である第二主平面１１ｂに、データドライバ１４とゲートドライバ１５とを配置する。 - 特許庁

Burr generation in a lens 100 can be prevented by cutting ridge line part 103d along the ridge line of remains formed by cutting the gate part GP after cutting the gate part GP remaining in a flange part 102 of the lens 100.例文帳に追加

レンズ１００のフランジ部１０２に残ったゲート部ＧＰを切除した後に、ゲート部ＧＰの切除跡の稜線に沿って稜線部１０３ｄを切削加工することにより、レンズ１００にバリが生じることを防止することができる。 - 特許庁

To reduce its wiring resistance even when line width of a scanning line connected to a gate electrode is narrowed in a liquid crystal display panel forming an anode oxidized film on the gate electrode surface of a thin film transistor.例文帳に追加

薄膜トランジスタのゲート電極の表面に陽極酸化膜が形成された液晶表示パネルにおいて、ゲート電極に接続された走査線の線幅を細くしてもその配線抵抗を低くすることができるようにする。 - 特許庁

In this display device, the gate and the source of a transistor 6a for selecting a pixel are connected respectively to the scanning line 1a of one side and a signal line 2a and the drain of the transistor 6a is connected to the electrode of one side of a capacitor 5a and the gate of a transistor 7a for controlling a pixel current.例文帳に追加

画素選択用トランジスタ６ａは、ゲートが一方の走査線１ａに、ソースが信号線２ａに、ドレインがキャパシタ５ａの一方の電極と画素電流制御用トランジスタ７ａのゲートにそれぞれ接続されている。 - 特許庁

A NAND cell is constituted by connecting a plurality of memory transistors in series, connecting one end to a bit line BL through a gate transistor SG2, and connecting the other end to a common source line SL through a selection gate transistor SG2.例文帳に追加

メモリトランジスタが複数個直列接続され、一端が選択ゲートトランジスタＳＧ１を介してビット線ＢＬに、他端が選択ゲートトランジスタＳＧ２を介して共通ソース線ＳＬに接続されてＮＡＮＤセルが構成される。 - 特許庁

The gate driving module is connected with gate driving signal input lines (253 etc.), and gate driving signal by-pass lines (254 etc.), and it is made possible to easily inspect whether or not the gate driving signals are effective by providing either or both of the lines with a pattern having a width larger than each line.例文帳に追加

ゲート駆動モジュールにはゲート駆動信号入力線（２５３等）及びゲート駆動信号バイパス線（２５４等）が接続されており、これらの一方あるいは両方に各線より大きな幅寸法のパターンを設けゲート駆動信号の有効可否を容易に検査することができるようにした。 - 特許庁

A photosensor array 3 of this biopolymer analysis support device has an insulating substrate 17, a plurality of bottom gate lines 41 arrayed mutually in parallel on the insulating substrate 17, a plurality of semiconductor films 23 arrayed on each bottom gate line 41, a plurality of top gate lines 44 opposite to each bottom gate line 41 across the semiconductor films 23, and a protection insulating film 31 covering the top gate lines 44.例文帳に追加

生体高分子分析支援装置１のフォトセンサアレイ３は、絶縁基板１７と、絶縁基板１７上に互いに平行となるよう配列された複数のボトムゲートライン４１と、各ボトムゲートライン４１の上において配列された複数の半導体膜２３と、半導体膜２３を挟んで各ボトムゲートライン４１に対向した複数のトップゲートライン４４と、トップゲートライン４４を被覆した保護絶縁膜３１と、を有する。 - 特許庁

The liquid crystal display device is composed of an array substrate 2 and a counter substrate 3, and the array substrate 2 comprises: a scanning line (gate line 43) and a signal line 42; a switching device (pixel transistor 41); a pixel electrode 23; and an auxiliary capacitance line 44.例文帳に追加

アレイ基板２と対向基板３とから構成される液晶表示装置であって、アレイ基板２は、走査線（ゲート線４３）及び信号線４２、スイッチング素子（画素トランジスタ４１）、画素電極２３、及び補助容量線４４を有する。 - 特許庁

A Pch transistor 24 is inserted between a power supply line 20 and a signal line 14 and an Nch transistor 25 is inserted between a ground line 22 and the signal line 14, and the gate voltages of the transistors 24 and 25 are controlled by a changeover circuit 17.例文帳に追加

電源配線２０と信号配線１４との間にＰｃｈトランジスタ２４を設け、グランド配線２２と信号配線１４との間にＮｃｈトランジスタ２５を設け、各トランジスタ２４，２５のゲート電圧を切り替え回路１７により制御する。 - 特許庁

The base 44 of the gate wiring line 43 is arranged between a base 24 of the source wiring line 23 and the finger-like parts 35 of the drain wiring line 33, and intersects with the finger-like parts 25 of the source wiring line 23, with an insulating film that is interposed therebetween.例文帳に追加

ゲート配線４３の基部４４は、ソース配線２３の基部２４とドレイン配線３３の指状部３５との間に配置され、かつ、ソース配線２３の指状部２５との間に絶縁膜を介在させて指状部２５と交差している。 - 特許庁

In this MRAM(magnetoresistive random access memory) structure, a word line or a gate line (WL) is low-ohm-coupled to a programming line (PRL), a potential of a source (S) of a selective transistor (T) can be made same as that of the programming line (PRL).例文帳に追加

本発明のＭＲＡＭ構造では、ワード線またはゲート線（ＷＬ）がプログラミング線（ＰＲＬ）と低オーム結合されており、選択トランジスタ（Ｔ）のソース（Ｓ）を、ゲート（Ｇ）またはプログラミング線（ＰＲＬ）と同様の電位とすることが可能となっている。 - 特許庁

The crossing portion 160 is formed into a layer which is identical to a gate electrode, for example, and the main portion 170 is formed in a layer which is identical a source/drain electrode, a gate wiring X1 and the current supply line Y2 with a gate insulator interposed between them.例文帳に追加

交差部分１６０を、例えばゲート電極と同層に形成し、主要部分１７０を、ゲート絶縁膜を間にしてソース／ドレイン電極，ゲート配線Ｘ１および電流供給線Ｙ２と同層に形成する。 - 特許庁

The second gate driving circuit includes a second stage that is formed in a second peripheral area of the display region facing the first peripheral area and that provides a gate signal for a second gate line disposed on the second side part of the pixel row.例文帳に追加

第２ゲート駆動回路は第１周辺領域と向き合う表示領域の第２周辺領域に形成されて、画素行の第２側部に配置された第２ゲートラインにゲート信号を提供する第２ステージを含む。 - 特許庁

Then, a nonvolatile memory, in which the floating gate region between a channel region 150 and a gate electrode 147 is constituted using the quantum thin line 145, is formed by forming the gate electrode 147, a source region 148, and a drain region 149.例文帳に追加

その後、ゲート電極１４７,ソース領域１４８およびドレイン領域１４９を形成して、チャネル領域１５０とゲート電極１４７との間の浮遊ゲート領域を量子細線１４５で構成した不揮発性メモリを形成する。 - 特許庁

Even if a gate insulation film of silicon nitride is deposited subsequently by plasma CVD normally under at 250-350°C, occurrence of hillocks can be retarded furthermore on the surface of the gate electrode 22 and the gate line.例文帳に追加

すると、この後、窒化シリコンからなるゲート絶縁膜をプラズマＣＶＤにより通常２５０〜３５０℃程度の温度で成膜しても、ゲート電極２２及びゲート線の表面にヒロックがより一層発生しにくいようにすることができる。 - 特許庁

To provide a liquid crystal display device capable of preventing generation of static electricity by preventing potential differences from being generated among gate wirings at a gate-input side and a gate-terminal side and capable of preventing a luminescent point and a bright-line from being generated.例文帳に追加

ゲート入力側とゲート終端側とでゲート配線間に電位差が生じるのを防止して、静電気の発生を防止することができ、輝点および輝線の発生を防止することができる液晶表示装置を提供する。 - 特許庁

The scanning line 10 is formed on a layer which is different from the gate electrode of the amplifier transistor 45 and the gate electrode of the reset transistor 41, and is arranged so as to overlap at least a part of the gate electrode of the reset transistor 41 in plan view.例文帳に追加

走査線１０は、増幅トランジスタ４５のゲート電極及びリセットトランジスタ４１のゲート電極とは異なる層に形成され、平面視でリセットトランジスタ４１のゲート電極の少なくとも一部に重なるように配置されている。 - 特許庁

Accordingly, an abnormal resistance preventing smooth flow of current on the gate electrode 24 of the boundary line between the N-type region 14 and the P-type region 16 can be prevented without physically increasing the gate width of the gate electrode 24.例文帳に追加

したがって、ゲート電極２４のゲート幅を物理的に大きくしなくても、Ｎ型領域１４とＰ型領域１６の境界線上のゲート電極２４で電流が流れにくくなる抵抗異常の発生を抑制できる。 - 特許庁

A drain line DL is electrically connected by the intermediary of a drain connection line DJ to the drain electrode DE through a contact hole DC formed in the upper region of the gate line GL, and a pixel electrode PE is electrically connected by the intermediary of a pixel electrode connection line PJ to a source electrode SE through a contact hole SC formed in the upper region of the gate line GL.例文帳に追加

ドレイン線ＤＬはドレイン接続線ＤＪを介してゲート線ＧＬ上方の領域に形成されたコンタクトホールＤＣを通してドレイン電極ＤＥと電気的に接続しており、画素電極ＰＥは画素電極接続線ＰＪを介してゲート線ＧＬ上方の領域に形成されたコンタクトホールＳＣを通してソース電極ＳＥに電気的に接続している。 - 特許庁

Also, the sub pixels are arranged within a region of a square shape, by arraying two pieces in a transverse direction 12 where a gate line 3 extends and three pieces in a longitudinal direction where a data line 2 extends.例文帳に追加

また、これらのサブ画素を、ゲート線３が延びる横方向１２に２個、データ線２が延びる縦方向１１に３個配列し、正方形の領域内に配置する。 - 特許庁

The number of scanning lines and gate signal line electric power are reduced by making a non-display state in an undisplayed line by using the transistor 127c, the electric current interception means.例文帳に追加

また、非表示行では電流遮断手段であるトランジスタ１２７ｃにより非表示状態を作ることで走査線数を少なくし、ゲート信号線電力を低減した。 - 特許庁

The driving circuit section 2c is composed of a poly silicon TFT (thin film transistor), wiring or the like which are formed in the same process as forming a TFT 2a4, a source line 2a2, and a gate line 2a3 of a pixel section.例文帳に追加

この駆動回路部２ｃは、画素部のＴＦＴ２ａ４やソース線２ａ２、ゲート線２ａ３と同一工程で形成されるポリシリコンＴＦＴや配線等からなる。 - 特許庁

Memory cells M41 to M48 and memory cells M51 to M58 of one line having a first gate electrode are connected to a ground line GL1 through a direct contact resistance R.例文帳に追加

１つの行のメモリセルＭ５１ないしＭ５８が接地線ＧＬ１に接続され、もう１つの行のメモリセルＭ６１ないしＭ６８が接地線ＧＬ２に接続される。 - 特許庁

The X-ray detection panel 12 is connected to a panel control part through a gate control line 27, and the X-ray detection panel 12 is connected to a bias generation part through a bias voltage supply line 28.例文帳に追加

Ｘ線検出パネル12とパネル制御部とをゲート制御ライン27で接続し、Ｘ線検出パネル12とバイアス生成部とをバイアス電圧供給ライン28で接続する。 - 特許庁

In this organic EL display device, when an address driver 2 selects an address line AL and the address line AL impresses a positive voltage to top gates of corresponding double-gate transistors 10, n-channels are formed in their semiconductor layers.例文帳に追加

アドレスドライバ２がアドレスラインＡＬを選択し、対応するダブルゲートトランジスタ１０のトップゲートに正電圧を印加すると、その半導体層内にｎチャネルが形成される。 - 特許庁

In the PMOS transistor 10, a source terminal is connected to a bit line BL, a drain terminal is connected to a data storage node Na, and a gate terminal is connected to a word line WL.例文帳に追加

ＰＭＯＳトランジスタ１０は、ソース端子がビット線ＢＬに接続され、ドレイン端子がデータ・ストレージノードＮaに接続され、ゲート端子がワード線ＷＬに接続される。 - 特許庁

The transistor 30 includes a gate 32 connected to the first word line 21, a drain 2a connected to the first bit line 23 and a source 2b connected to the capacitor 40.例文帳に追加

このトランジスタ３０は、第１ワード線２１に接続されたゲート３２と、第１ビット線２３に接続されたドレイン２ａと、キャパシタ４０に接続されたソース２ｂとを有する。 - 特許庁

A first electrode of the access transistor 301 is connected to the first bit line BL0, a second electrode is connected to one end of the ferroelectric capacitor 302, and a gate is connected to a word line WL.例文帳に追加

アクセストランジスタ301の第１電極は第１ビットラインBL0に連結され、第２電極は強誘電体キャパシタ302の一端に連結され、ゲートはワードラインWLに連結される。 - 特許庁

To provide a method for producing a TFT array substrate in which short circuit of pixel elements can be eliminated without having any effect on the gate line, the source line and the TFT.例文帳に追加

ゲート配線、ソース配線およびＴＦＴに影響を与えずに画素電極同士のショートを解消することができるＴＦＴアレイ基板の製造方法を提供する。 - 特許庁

A part of a gate bus line 30 is branched into a plurality of wires 30a and 30b and one branch point 30d is arranged overlying the storage capacity bus line batch electrode 36.例文帳に追加

ゲートバスライン３０の一部を複数の配線３０ａ，３０ｂに分岐し、一方の分岐点３０ｄを蓄積容量バスライン一括電極３６と重なる位置に配置する。 - 特許庁

The TFT has a gate electrode connected to the scan line 112, a source electrode connected to the data line 114, and a drain electrode connected to one end of the pixel capacitor.例文帳に追加

なお、ＴＦＴのゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素容量の一端に接続されている。 - 特許庁

A gate of the switch device 305 is connected with the scan signal line region, a drain is connected with the data signal line region and the pixel electrode is connected with a source of the switch device.例文帳に追加

このスイッチデバイス３０５のゲートはスキャン信号ライン区域に連接し、ドレインは資料信号ライン区域に連接し、画素電極はこのスイッチデバイスのソースに連接する。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

An insulating porous substrate 10 is employed as the support substrate of a matrix substrate, where a gate line 6 and a data line 4 are wired on the both surfaces of the porous substrate 10, respectively.例文帳に追加

マトリックス基板の支持基板として絶縁性の多孔質基板１０を採用し、多孔質基板１０の両面にそれぞれゲート線６およびデータ線４を配線する。 - 特許庁

Preferably, if a transmission gate for connecting an (i+1)th write-in data line and an (i+1)th output data line is further provided, a confirming operation can be performed more reliably.例文帳に追加

好ましくはｉ＋１番目の書込データ線と出力データ線とを接続するトランスミッションゲートをさらに設ければ動作確認をさらに確実に行なうことができる。 - 特許庁

A polysilicon interconnection 111 connects the gate 102 arranged in the same line, and the polysilicon interconnection 112 connects the transistor 105 arranged in the same line.例文帳に追加

ポリシリコン配線１１１は同じ行に配列された転送ゲート１０２を接続し、ポリシリコン配線１１２は同じ行に配列されたリセットトランジスタ１０５を接続する。 - 特許庁