「Gate Line」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

The transistor QN5 has a source and a drain that are connected to a read word line XRWL1 and a read bit line RBL1, and a gate that is connected to a storage node n1.例文帳に追加

トランジスタＱＮ５は、ソースとドレインがリードワード線ＸＲＷＬ１とリードビット線ＲＢＬ１に接続されており、ゲートが記憶ノードｎ１に接続されている。 - 特許庁

The pMOS transistor TD21 has a source and a drain connected to the signal line GL21 and a ground line VSS, respectively, and the gate thereof receives the input signal S21.例文帳に追加

ｐＭＯＳトランジスタＴＤ２１は、ソースおよびドレインがそれぞれ信号線ＧＬ２１および接地線ＶＳＳに接続され、ゲートが入力信号Ｓ２１を受ける。 - 特許庁

At the time of transferring and exposing a gate pattern layer 52, the line 55 is made to pass on such a detouring subfield boundary line 56 that is shown in the lower part of the figure.例文帳に追加

また、ゲートパターン５２層の転写露光を行う際には、中央のトランジスタ領域５７の図の下方に示したような迂回サブフィールド境界線５６を通るようにする。 - 特許庁

The resist discharged on a data line and a gate line is cured by exposure through the back face of the glass substrate to form a bank for formation of an electrode film (ITO) for a pixel electrode.例文帳に追加

データ配線、ゲート配線に吐出されたレジストをガラス基板の裏面からの露光で硬化させ、画素電極用の電極膜（ＩＴＯ）形成のためのバンクとする。 - 特許庁

To enhance display quality by blocking the influence of the surrounding gate line voltage or data line voltage on a pixel electrode pole in a liquid crystal display.例文帳に追加

液晶表示装置において、画素電極電柱に与える周囲にゲート線電圧またはデータ線電圧の影響を遮断して表示品質を向上させる。 - 特許庁

A word line is connected to the gate electrode of the cell Tr of the corresponding cell, and a bit line is connected to the 1st impurity diffusion area of the corresponding cell Tr.例文帳に追加

ワードラインが、対応するセルのセルＴｒのゲート電極に接続され、ビットラインが、対応するセルＴｒの第１の不純物拡散領域に接続される。 - 特許庁

Each of the TFTs 116 has a gate electrode connected to a scanning line 112, a source electrode connected to a data line 114, and a drain electrode connected to the pixel electrode 118.例文帳に追加

ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。 - 特許庁

The reflective electrode 20a overlaps with the gate bus line, the data bus line and the TFT, while the region between adjacent reflective electrodes is left as a light transmitting region.例文帳に追加

この反射電極２０ａは、ゲートバスライン、データバスライン及びＴＦＴに重なり、隣接する反射電極との間の領域は光透過領域となっている。 - 特許庁

A gate bus line, a data bus line and a pixel electrode are formed on a facing surface of a first substrate and a common electrode is formed on a facing surface of a second substrate.例文帳に追加

第１基板の対向面上に、ゲートバスライン、データバスライン、及び画素電極が形成されて、第２基板の対向面上に共通電極が形成されている。 - 特許庁

The source region and the drain region of a TFT for erase 105 are connected respectively to a current supplying line 108 and a gate signal line 106.例文帳に追加

消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。 - 特許庁

An X-ray detector panel 12 and a panel control unit are connected by a gate control line 29, and the X-ray detector panel 12 and a bias generator unit are connected by a bias voltage supply line 30.例文帳に追加

Ｘ線検出パネル12とパネル制御部とをゲート制御ライン29で接続し、Ｘ線検出パネル12とバイアス生成部とをバイアス電圧供給ライン30で接続する。 - 特許庁

To reduce parasitic capacitance occurring at the intersection of a gate line and a data line in an X-ray planar detector and an image display device that include a matrix substrate.例文帳に追加

マトリックス基板を備えるＸ線平面検出器や画像表示装置において、ゲート線およびデータ線の交差部において発生する寄生容量を低減する。 - 特許庁

An additional gate bus line is provided in the peripheral part of the display area, and a transistor for causing the pixel to discharge electricity is driven.例文帳に追加

表示領域の周辺部に、追加のゲートバスラインを設け、画素を放電させるために設けたトランジスタを駆動する。 - 特許庁

ON/OFF of the TFT 11d connected to a gate signal line 17b is operated to control a current to the EL element 15.例文帳に追加

ゲート信号線１７ｂに接続したＴＦＴ１１ｄは、オンオフ動作させてＥＬ素子１５への電流を制御する。 - 特許庁

To provide a bi-directional scan type gate line driving circuit requiring no dummy unit shift registers, and a driving method thereof.例文帳に追加

ダミー単位シフトレジスタを必要としない双方向走査型のゲート線駆動回路およびその駆動方法を提供する。 - 特許庁

To provide a gate signal line drive circuit and a display device which achieve the suppression of a threshold voltage of an element by use for a long time.例文帳に追加

長時間使用による素子の閾値電圧の抑制を実現するゲート信号線駆動回路及び表示装置。 - 特許庁

To reduce variations in writing times of TFT elements of pixels arranged in the extending direction of a gate line in a liquid crystal display device.例文帳に追加

液晶表示装置において、ゲート線の延在方向の画素のTFT素子の書き込み時間のばらつきを低減する。 - 特許庁

After generation of the n-th gate pulse, the (n+1) the step bit output line generates a 1st comparison signal.例文帳に追加

ｎ番目のゲートパルスの生成後、第（ｎ＋１）段目のビット出力線により第１の比較信号が生成される。 - 特許庁

On the gate electrode 33 of an SRAM cell's access transistor Q5, a contact 45 is formed that is connected to a word line.例文帳に追加

ＳＲＡＭセルのアクセストランジスタＱ５のゲート電極３３の上には、ワード線に接続するコンタクト４５が形成される。 - 特許庁

A pull down drive section (54) inactivates the corresponding gate line connected to the output terminal (OUT) in response to a second clock signal (CKB).例文帳に追加

プルダウン駆動部(54)は第二のクロック信号(CKB)に応じて出力端子(OUT)に接続されたゲートラインを非活性化させる。 - 特許庁

Furthermore, the backing method can incorporate a bit diffusion selection transistor and/or a control gate line selection transistor.例文帳に追加

更に、この裏打ち方法は、ビット拡散選択トランジスタ及び／又はコントロールゲート線選択トランジスタを組み込むことができる。 - 特許庁

In a gate signal line 17a, a pixel row position to be selected is shifted in each pixel row synchronously with a horizontal synchronizing signal.例文帳に追加

ゲート信号線１７ａは水平同期信号に同期して、選択される画素行位置が１画素行ずつシフトされる。 - 特許庁

A pixel electrode 2 is formed on the auxiliary capacitance line 6 via a gate insulating film 9 and an interlayer insulating film 16.例文帳に追加

補助容量ライン６上に、ゲート絶縁膜９および層間絶縁膜１６を介して、画素電極２を形成する。 - 特許庁

In addition, the angle which a rubbing axis 101 and the gate bus line of the back surface horizontally alignment layer make is +45±10° or -45±10°.例文帳に追加

なお、背面水平配向膜のラビング軸１０１とゲートバスラインがなす角度は、＋４５±１０°又は−４５±１０°である。 - 特許庁

In a gate line drive circuit 12, all wires or the like, constituting a node A, are arranged on the outside of a sealing material 11.例文帳に追加

ゲート線駆動回路１２は、ノードＡを構成する配線等が全てシール材１１よりも外側に配置されている。 - 特許庁

The center of rotation of the core mold (fixed side) 32 is aligned with the axial line of a gate part 33 and the sprue part 34.例文帳に追加

そして、入れ子型（固定側）３２の回転中心をゲート部３３とスプル部３４の軸線上に一致させる。 - 特許庁

An additional gate bus line is formed in a peripheral part of a display region to drive a transistor arranged for discharging a pixel.例文帳に追加

表示領域の周辺部に、追加のゲートバスラインを設け、画素を放電させるために設けたトランジスタを駆動する。 - 特許庁

A drain side select-gate line SGD is set to VSG1 (>VDD) which can sufficiently transfer VDD (time t1).例文帳に追加

ドレイン側セレクトゲート線ＳＧＤが、ＶＤＤを十分に転送できるＶＳＧ１（＞ＶＤＤ）に設定される（時刻ｔ１）。 - 特許庁

The tsuijibei (earthen walls with plastered and tiled roofs that stand atop a stone-faced embankment) that line both sides of the path leading to the Sanmon gate display the temple's Monzeki status. 例文帳に追加

山門へ至る参道の両側には白壁の築地塀が続き、門跡寺院の格式を表わしている。 - Wikipedia日英京都関連文書対訳コーパス

Also following the example of the Musashino JNR line, it incorporated the first automatic ticket gate in western Japan. 例文帳に追加

また国鉄線では武蔵野線に次いで、西日本の国鉄線では初めて自動改札機を採用した路線でもある。 - Wikipedia日英京都関連文書対訳コーパス

At time t1, pixel data are written from plural pixels of one gate bus line at the top of a screen area in order of lines.例文帳に追加

時間ｔ１で表示領域上端の１ゲートバスライン分の複数の画素から線順次で画素データが書き込まれる。 - 特許庁

The gate electrode 3a1 is overlaid over a channel area 1a', and for example, it is comprised of a part of a scanning line 3a.例文帳に追加

ゲート電極３ａ１は、チャネル領域１ａ´に重なっており、例えば、走査線３ａの一部で構成されている。 - 特許庁

To provide a circuit and a semiconductor method which utilize capacitive coupling of a control/gate word line (a CG-WL).例文帳に追加

コントロール・ゲート−ワード線（ＣＧ−ＷＬ）の容量結合を利用する回路及び半導体方法を提供すること。 - 特許庁

To suppress occurrence of crosstalk resulting from coupling by the parasitic capacitance between a signal line and the gate electrode of a drive transistor.例文帳に追加

信号線と駆動トランジスタのゲート電極間の寄生容量によるカップリングに起因するクロストークの発生を抑える。 - 特許庁

The gate and the source of a portion of the third active element connect to the second segment and the drain connects to the odd number scanning line.例文帳に追加

ゲート及び第3能動素子の一部分のソースは第１セグメントと接続し、ドレーンは奇数走査線と接続する。 - 特許庁

Gate patterns 34 and the bit line patterns 69 are sequentially formed on the active region 9 and the inactive region 6.例文帳に追加

活性領域９及び不活性領域上６にゲートパターン３４及びビットラインパターン６９が順に形成される。 - 特許庁

On the other hand, the gate electrodes of the even numbered memory cells 33m3, 33m4, 33m7, and 33m8 are electrically connected with the second word line 31w22.例文帳に追加

一方、偶数番目のメモリセル３３m3,３３m4、３３m7,３３m8のゲート電極を、第２のワード線３１w22に電気的に接続する。 - 特許庁

At this point, column latches G3, G4 are separated from the bit line BL2 being not latched by a transfer gate TG2.例文帳に追加

このとき、カラムラッチＧ３、Ｇ４とリセットされていないビット線ＢＬ２とはトランスファーゲートＴＧ２により分離されている。 - 特許庁

The voltage between source and gate of the field effect transistor (601) is supplied for each line of the detection device array or each pixel.例文帳に追加

電界効果トランジスタ（６０１）のソース-ゲート間電圧が検出器アレイの行毎または画素毎に供給される。 - 特許庁

The connection wire 10 is constituted of a metal having a high melting point such as molybdenum by the same process of a gate line GL.例文帳に追加

接続配線１０は、モリブデンなどの高融点金属から構成し、ゲートラインＧＬと同一プロセスによって構成する。 - 特許庁

The 1st TFT M1 and the 3rd TFT M3 use the scanning signal line Gn+1 as their gate electrode.例文帳に追加

第１のＴＦＴ Ｍ１および第３のＴＦＴ Ｍ３は走査信号線Ｇｎ＋１をそのゲート電極としている。 - 特許庁

Thus, the falling part of the scanning signal supplied to the gate line GL of a liquid crystal panel 30 varies gently.例文帳に追加

これにより液晶パネル３０のゲートラインＧＬに供給されるスキャニング信号の立下がり部が緩やかに変化する。 - 特許庁

This display device scans gate lines on every other line so that they turn ON for a period twice as long as a horizontal period.例文帳に追加

本表示装置では、ゲートラインを、１行おきに、水平期間の２倍の期間だけＯＮとするように走査させる。 - 特許庁

A first pass transistor is included in a string part between the first memory transistor and the first bit line and comprises the first pass gate.例文帳に追加

第１パストランジスタは、第１ビットライン及び第１メモリトランジスタの間のストリング部分に含まれ、第１パスゲートを備える。 - 特許庁

The bit line BL is connected to a column selection gate 3b through a clamp circuit 20 consisting of NMOS transistors QN2 a gate of which is driven by bias voltage VB being lower than a power source.例文帳に追加

ビット線ＢＬは、ゲートが電源より低いバイアス電圧ＶＢにより駆動されるＮＭＯＳトランジスタＱＮ２からなるクランプ回路２０を介してカラム選択ゲート３ｂに接続される。 - 特許庁