「Gate Line」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

An X-ray film sorting transport line 30 installed in a cutting and stacking process 20 is structured so that X-ray film pieces cut into the specified size by a cutting means 20A are sorted by an unacceptable piece gate 48, a stacking gate 50, and a specimen gate 52 while they are transported.例文帳に追加

切断集積工程２０に設けている仕分け搬送ライン３０は、切断手段２０Ａによって所定サイズに切断されたＸレイフィルムを搬送しながら不良ゲート４８、集積ゲート５０及び試料ゲート５２で仕分ける。 - 特許庁

To accelerate the microfabrication, enhancement of performance, and increase in reliability of a memory cell by attaining both the reduction in resistance of a local bit line and the suppression of a short channel effect of the memory cell by means of a flash memory equipped with a third gate G3 besides a floating gate FG and a control gate G2.例文帳に追加

浮遊ゲートＦＧと制御ゲートＧ２に加えて、第３ゲートＧ３を具備するフラッシュメモリで、ローカルビット線抵抗の低減とメモリセルの短チャネル効果抑制を両立させ、メモリセルの微細化、高性能化、高信頼化を促進する。 - 特許庁

In this method for manufacturing the organic light emitting display, a first and second semiconductor layers composed of amorphous silicon or polycrystalline silicon are formed on an insulating substrate, and a gate line having a first gate electrode and a second gate electrode are formed thereon.例文帳に追加

有機発光表示板の製造方法では、絶縁基板の上部に非晶質シリコンまたは多結晶シリコンからなる第１及び第２半導体層を形成し、第１ゲート電極を有するゲート線及び第２ゲート電極を形成する。 - 特許庁

On a section parallel to a word line, floating gate electrodes 5 having a split gate structure and control gate electrodes 7 are formed by bridging an upper surface of a P-type silicon substrate 1 and recessed parts 15, and sandwiching tunnel insulating films 4 for writing.例文帳に追加

ワード線に平行な断面において、Ｐ型シリコン基板１の上面と凹部１５とに跨って、書き込み用トンネル絶縁膜４を挟んで、スプリットゲート構造を有するフローティングゲート電極５及びコントロールゲート電極７が形成されている。 - 特許庁

In a second gate line discontinuity inspection process, a signal which makes each thin film transistor to an ON state is supplied to each gate of second left side transistor column and current values which flow in two gate lines that are made conductive by the transistors are meausred.例文帳に追加

第２のゲート線断線検査過程においては、第２の左側トランジスタ列の各ゲートに対し、各薄膜トランジスタをオン状態とする信号を供給し、各薄膜トランジスタによって導通された２本のゲート線に流れる電流値を測定する。 - 特許庁

A memory cell in the memory cell array is provided with a floating gate type cell transistor CT for storing charges in a floating gate to store data, and a selection gate transistor having a drain connected to the source of the cell transistor and a source connected to a source line SL.例文帳に追加

上記メモリセルアレイ中のメモリセルは、フローティングゲートに電荷を蓄積してデータを記憶するフローティングゲート型のセルトランジスタＣＴと、ドレインが上記セルトランジスタのソースに接続され、ソースがソース線ＳＬに接続された選択ゲートトランジスタとを有する。 - 特許庁

In a first gate line discontinuity inspection process, a signal which makes each thin film transistor an ON state is supplied to each gate of first side transistor column and current values which flow in two gate lines that are made conductive by the transistors are measured.例文帳に追加

第１のゲート線断線検査過程においては、第１の左側トランジスタ列の各ゲートに対し、各薄膜トランジスタをオン状態とする信号を供給し、各薄膜トランジスタによって導通された２本のゲート線に流れる電流値を測定する。 - 特許庁

The composite transistors CT10-CT30 are so disposed that gate pads GP are arranged in a line, and the gate pads GP are located closer to a conductor pattern P91 so that a distance between the gate pads GP and the conductor pattern P91 is short.例文帳に追加

複合トランジスタＣＴ１０〜ＣＴ３０は、ゲートパッドＧＰが一列に並び、かつゲートパッドＧＰから導体パターンＰ９１までの距離が短くなるようにゲートパッドＧＰの配列が、導体パターンＰ９１の配設側寄りとなるように配設されている。 - 特許庁

In a non-contact status, the pull-up circuits short-circuit one gate terminal to a contact power supply terminal VDD, and short-circuit the other gate terminal to an internal power source line VDDA, and in a contact status, the pull-up circuits apply the negative voltage of a charge pump circuit to the both gate terminals.例文帳に追加

非接触時にプルアップ回路が一方のゲート端子を接触電源端子ＶＤＤに短絡し、他方のゲート端子を内部電源ラインＶＤＤＡに短絡し、接触時に両ゲート端子にチャージポンプ回路の負電圧を与える。 - 特許庁

To provide a gate signal line driving circuit and a display for restraining deterioration of an element due to long-time use and achieving a long life.例文帳に追加

長時間使用による素子の劣化の抑制と、長寿命化を実現するゲート信号線駆動回路及び表示装置。 - 特許庁

A raised source line of conductive material is arranged laterally on the source region while being insulated from the floating gate.例文帳に追加

上昇された導電性材料のソース線がソース領域上に、浮遊ゲートからは絶縁されて近くに横方向に配される。 - 特許庁

Meanwhile, on switching between display in a vertical direction and display in a horizontal direction, vertical scanning of the screen is performed by the second gate signal line driver circuit.例文帳に追加

一方、縦横表示を切り替える際には、画面の垂直走査は第２のゲート信号線駆動回路によって行う。 - 特許庁

To provide a failure detection circuit of a DC-DC converter which can properly detect the disconnection failure of a gate signal line.例文帳に追加

ゲート信号線路の断線故障を適切に検出できるＤＣ−ＤＣコンバータの故障検出回路を提供する。 - 特許庁

The pattern covers a gate leader line 34B-n through an insulation film and is connected to an auxiliary potential Cs.例文帳に追加

電極パターン６０は、間に絶縁膜を介してゲート引出し線３４Ｂ−ｎを覆っており、補助電位Ｃｓに接続してある。 - 特許庁

All of the electric charges accumulated on the line sensor 61 are transferred to a first analogue shift register 63 through a first shift gate 62.例文帳に追加

ラインセンサ６１に蓄積した全ての電荷が、第１のシフトゲート６２を介して第１のアナログシフトレジスタ６３に転送される。 - 特許庁

The second circuit is arranged on a second side of the corresponding gate line, and has a second transistor with a second W/L ratio.例文帳に追加

第２回路は、対応するゲートラインの第２の側に配置されており、第２Ｗ／Ｌ比を有する第２トランジスタを有する。 - 特許庁

A gate electrode 122 of the first transistor 120 is connected to the power source line 10 via a first capacitor 130.例文帳に追加

そして第１トランジスタ１２０のゲート電極１２２は、第１コンデンサ１３０を介して電源ライン１０に接続されている。 - 特許庁

A second sense transistor M3 is connected in series to the first sense transistor, and has its gate connected to a read word line Wr.例文帳に追加

第２センストランジスタＭ３は、第１センストランジスタと直列に接続され、ゲートを読み出しワード線Ｗｒと接続される。 - 特許庁

A plurality of TFTs arranged in matrix are driven by a bias applied to a plurality of gate lines (Vg line) 13.例文帳に追加

複数のゲート線（Ｖｇ ｌｉｎｅ）１３に印加されるバイアスによりマトリックス状に配置された複数のＴＦＴを駆動させる。 - 特許庁

A function for reducing a change in the drain voltage of a transistor which may cause a change in the potential of the gate signal line is arranged.例文帳に追加

更に、ゲート信号線電位が変化する原因である、トランジスタのドレイン電圧の変化を小さくする機能を設けた。 - 特許庁

A vertical driver 20 receives the supply of VDD, VSS and GND to set the H level and L level of a gate line GL.例文帳に追加

垂直ドライバ２０は、ＶＤＤ、ＶＳＳ、ＧＮＤの供給を受け、ゲートラインＧＬのＨレベルおよびＬレベルを設定する。 - 特許庁

The line thickness of the gate electrode 18 and an ONO film is reduced down to, for example, 0.5 F by thinning after formation of design rule F.例文帳に追加

ゲート電極１８およびＯＮＯ膜の線幅はデザインルールＦの形成後、細線化により、たとえば０．５Ｆまで細線化する。 - 特許庁

The further miniaturized ferroelectric memory cell which does not consume electric power so much comprises a word line connected to a gate of a transistor.例文帳に追加

よりコンパクトであり、あまり電力を消費しない強誘電体メモリ・セルは、トランジスタのゲートに接続されたワード線を含む。 - 特許庁

A gate boosting circuit 42 supplying voltage commonly to gates and drains of a MOS switch Q_Si of each word line.例文帳に追加

各ワード線のＭＯＳスイッチＱ_Ｓｉのゲート及びドレインに共通に電圧を供給するゲート昇圧回路４２を設ける。 - 特許庁

When disconnection occurs in the power source line to the load, drain voltage becomes almost zero and thus, a drop of gate voltage is continued.例文帳に追加

負荷への電源ラインに断線が生じている場合は、ドレイン電圧がほぼゼロとなるので、ゲート電圧の低下が継続される。 - 特許庁

A reverse bias is applied between a gate and a cathode of an electron discharge element connected to a scanning line in an unselected state.例文帳に追加

非選択状態の走査線に結線された電子放出素子のゲート−陰極間に逆バイアスが印加されるようにする。 - 特許庁

A first electrode and a second electrode of a hold capacitor are respectively connected to a gate electrode of the element driving transistor and a capacitive line 12.例文帳に追加

保持容量は素子駆動トランジスタのゲート電極に第１電極が、容量ライン１２に第２電極が接続されている。 - 特許庁

The whole drain-side gate conductive layer 42 is formed in a region 90 directly over the fourth word line conductive layer 32d.例文帳に追加

ドレイン側ゲート導電層４２の全体は、第４ワード線導電層３２ｄの直上の領域９０に形成されている。 - 特許庁

At time t1, pixel data is written in the order of lines from a plurality of pixels, corresponding to a single gate bus line at the upper end of a display area.例文帳に追加

時間ｔ１で表示領域上端の１ゲートバスライン分の複数の画素から線順次で画素データが書き込まれる。 - 特許庁

The permission area P is set in accordance with a flow line of a resident from a gate 18 to an entrance 19 of a house 11.例文帳に追加

許可エリアＰは、門１８から家屋１１の玄関１９までのように住人の動線に応じて設定されている。 - 特許庁

To provide a liquid crystal display capable of reducing a load on a gate line, increasing an aperture ratio and preventing light leakage.例文帳に追加

ゲート線にかかるロードを減らして開口率を高めながら光漏れ現象を防止できる液晶表示装置を提供する。 - 特許庁

The nonvolatile semiconductor storage device is equipped with a plug 10 which connects a gate electrode 9 and a word line to each other.例文帳に追加

不揮発性半導体記憶装置は、ゲート電極９とワード線とを互いに接続するためのプラグ１０を備えている。 - 特許庁

Thus, the polysilicon film 86 and the polysilicon film which is a control gate can be laminated on the source line formation region 88.例文帳に追加

このため、ソース線形成領域８８上には、ポリシリコン膜８６とコントロールゲートとなるポリシリコン膜とが積層されることになる。 - 特許庁

Input signals inputted from an input pad 11 are connected via an input signal line 14 to an input gate 13.例文帳に追加

入力パッド１１から入った入力信号は、入力信号線１４を介して入力ゲート１３に接続されている。 - 特許庁

The switching diode includes a plus terminal electrically connected with a gate line and a minus terminal electrically connected with a signal node.例文帳に追加

スイッチングダイオードは、ゲートラインに電気的に接続されたプラス端子及びシグナルノードに電気的に接続されたマイナス端子を含む。 - 特許庁

Its gate, enlightenment hall, sanctuary, and holy of holies are placed in a straight line and they form the planar Cross with a sanctuary in the center. 例文帳に追加

玄関、啓蒙所、聖所、至聖所が一直線に並んで聖所を中心にして平面的に十字架を形成する。 - Wikipedia日英京都関連文書対訳コーパス

Just next to the ticket gate is an entrance to stairs leading to Yamashina Station of the Kyoto Municipal Subway and Keihan Yamashina Station on the Keihan Keishin Line. 例文帳に追加

その改札のすぐ前に、地下鉄山科駅にいたる階段の入り口と、京阪京津線の京阪山科駅がある。 - Wikipedia日英京都関連文書対訳コーパス

A control gate 37 in a flash memory cell 11 is connected with a word line decoder 12 and a charge-up damage reduction circuit 14A.例文帳に追加

フラッシュメモリセル１１におけるコントロールゲート３７は、ワード線デコーダ１２と、チャージアップダメージ低減回路１４Ａと接続されている。 - 特許庁

Cell writing is carried out by applying a bias voltage to the common control gate line and source/drain of the sense transistor.例文帳に追加

セルの書き込みは、センストランジスタの共通コントロールゲートライン及びソース／ドレインに電圧のバイアスをかけることによりもたらされる。 - 特許庁

On a section perpendicular to the word line, insulating films 3 for element isolation are arranged every other electrode 5 between the floating gate electrodes 5.例文帳に追加

ワード線に直交する断面では、素子分離用絶縁膜３がフローティングゲート電極５間に１つ飛びに設けられている。 - 特許庁

A gate 25 for injecting a resin raw material in a cavity 20 is provided at narrow portions 22b of spoke cavities 22 spaced apart from a parting line PL.例文帳に追加

キャビティ20内に樹脂原料を射出するゲート25を、パーティングラインPLから離間したスポーク部キャビティ22の幅狭部22b に設ける。 - 特許庁

When viewed from above, the gap 26 between two adjacent pixel electrodes 15a and 15b overlaps with the gate line 16.例文帳に追加

上方から見たときに、隣り合う２つの画素電極１５ａ、１５ｂの間の間隙２６とゲート線１６とが重なり合っている。 - 特許庁

While a selection signal is transmitted on the immediately preceding scanning line Sn-1, a precharge voltage is applied to the gate of the transistor M1.例文帳に追加

直前走査線Ｓｎ−１に選択信号が伝送されている間，トランジスタＭ１のゲートにプリチャージ電圧が印加される。 - 特許庁

A gate of a transistor of a memory cell is formed isolated by an insulating film and is led in the reverse direction of the bit line BL.例文帳に追加

メモリセルのトランジスタのゲートＧａｔｅは、それぞれ絶縁膜で分離形成され、ビット線ＢＬと逆方向に引き出される。 - 特許庁

A management computer 1 executes the unitary management of ID data registered in a gate controller 3 with a telephone line 2.例文帳に追加

管理用コンピュータ１はゲート制御装置３に登録しているＩＤデータを電話回線２を介して一元管理している。 - 特許庁