「Gate Line」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Gate electrodes of the odd numbered word driving transistors WDT11, WDT13,... are connected to a first driving control line DCL11, and gate electrodes of the even numbered word driving transistors WDT12,... are connected to a second driving control line DCL12.例文帳に追加

奇数番目のワード駆動トランジスタＷＤＴ１１、ＷＤＴ１３、．．．のゲート電極は第１駆動制御ラインＤＣＬ１１と接続され、偶数番目のワード駆動トランジスタＷＤＴ１２、．．．のゲート電極は第２駆動制御ラインＤＣＬ１２と接続される。 - 特許庁

This semiconductor memory circuit 10 is provided with a depression NMOS 12 that serially connects a memory node 14 and a gate connection line 16, and a depression NMOS 12 that serially connects a memory node 15 complementary to the memory node 14 and a gate connection line 17.例文帳に追加

半導体記憶回路１０において、記憶ノード１４とゲート接続線１６とを直列に接続するデプレッション型ＮＭＯＳ１２、及び記憶ノード１４と相補な記憶ノード１５とゲート接続線１７とを直列に接続するデプレッション型ＮＭＯＳ１２を設ける。 - 特許庁

When the device connects a specific gate bus line to which a TFT whose characteristics are changed due to static charges or the like is connected with the waveform adjusting means and the device detects the start of the supply of the scanning signal to the specific gate bus line, the device changes the fall waveform of the scanning signal.例文帳に追加

静電気等により特性が変化したＴＦＴと接続されている特定のゲートバスラインを波形調整手段と接続し、特定のゲートバスラインへの走査信号の供給開始を検出すると、走査信号の立ち下がり波形を変更する。 - 特許庁

A word line 8a which also serves as a gate electrode 8b and has the first impurity concentration is left at the memory cell part, and the gate electrode 8b which has the second impurity concentration is left at the logic circuit part.例文帳に追加

このとき、メモリセル部においては、ゲート電極を兼ね、かつ第１の不純物濃度とされたワード線を残し、ロジック回路部においては、第２の不純物濃度とされたゲート電極を残す。 - 特許庁

To reduce the resistance of a word line(gate electrode), to suppress joint leak, to ensure the breakdown voltage of a gate insulating film, to suppress short channel effects by extending effective channel length, and to stabilize the transistor characteristics.例文帳に追加

ワード線（ゲート電極）の低抵抗化、接合リークの抑制、ゲート絶縁膜の耐圧確保を図り、実効チャネル長を延ばすことで短チャネル効果を抑制しトランジスタ特性の安定化を図る。 - 特許庁

A drain of each memory cell Ma0-Ma3 is connected to a first selection gate TS1 through a sub-bit line SBL0, a drain of the dummy cell DMa0 also is connected to the first selection gate TS1.例文帳に追加

各メモリセルＭａ０〜Ｍａ３のドレインは副ビット線ＳＢＬ０を介して第１の選択ゲートＴＳ１と接続され、ダミーセルＤＭａ０のドレインも第１の選択ゲートＴＳ１と接続されている。 - 特許庁

In a writing period P2, the gate voltage Vg is set as "Vdata+Vth_TR" by connecting a data line 15 (voltage Vdata) with a drain of the drive transistor Tdr and simultaneously connecting a source and the gate of the drive transistor Tdr.例文帳に追加

書込期間Ｐ2では、データ線１５（電圧Ｖdata）と駆動トランジスタＴdrのドレインとを接続するとともに駆動トランジスタＴdrのソースとゲートを接続することによって、ゲート電圧Ｖgを「Ｖdata＋Ｖth_TR」とする。 - 特許庁

After elapse of the writing period P2, the gate voltage Vg is fluctuated by boost of voltage of the voltage supply line 17 and the electro-optical element 11 is driven according to the gate voltage Vg after fluctuation.例文帳に追加

書込期間Ｐ2の経過後に、電圧供給線１７の電圧の上昇によってゲート電圧Ｖgを変動させ、この変動後のゲート電圧Ｖgに応じて電気光学素子１１を駆動する。 - 特許庁

A gate insulating film 12B, a gate electrode 2, an interlayer dielectric 12C, a video line D and a source electrode 4 are layered in this order on an upper layer of an active element that a first substrate 10A has.例文帳に追加

第１の基板１０Ａに有するアクティブ素子の上層に形成されたゲート絶縁膜１２Ｂ、ゲート電極２、層間絶縁膜１２Ｃ、映像線Ｄとソース電極４とをこの順で積層する。 - 特許庁

The other signal line, which is not connected to the gate, forms parasitic capacity similar to gate capacity with a node electrically connected to the source or drain of the decoding transistor.例文帳に追加

ゲートと非接続である他方の信号線は、このデコードトランジスタのソースまたはドレインと電気的に接続されたノードとの間に、ゲート容量と同様の寄生容量を形成するように配置される。 - 特許庁

The gate of a step-down MOS transistor QP1 is connected to the gate of a MOS transistor as a sense current source for the bit line, and both MOS transistors constitute a current mirror circuit.例文帳に追加

降圧用ＭＯＳトランジスタＱＰ１のゲートは、ビット線に対するセンス電流源としてのＭＯＳトランジスタのゲートに接続され、両ＭＯＳトランジスタによりカレントミラー回路が構成されている。 - 特許庁

If the main CPU 112 judges a prize-wining status, it transmits a control command instructing a prize-winning ball to be paid-out in the order of a signal-line L1 → an input-output gate A → signal lines L5 and L6 → an input gate B.例文帳に追加

メインＣＰＵ１１２は入賞と判定すると、賞球払出を指示する制御コマンドを信号線Ｌ１→入出力ゲートＡ→信号線Ｌ５，Ｌ６→入力ゲートＢという順序で送信する。 - 特許庁

The data signal impressed on two lines is not overlapped by placing an interval (OEH) between the gate-on pulses impressed on the gate line of two lines on the boarder where the polarity reverses.例文帳に追加

また極性が反転される境界にある二つの行のゲート線に印加されるゲートオンパルスの間に間隔（ＯＥ_H）をおくことにより二つの行に印加されるデータ信号が重複されないようにする。 - 特許庁

Each of the multiple select gate lines SG1-SG5 functions as a select gate shared by multiple select transistors connected to between the multiple control gates CG11-CG17 and the multiple word lines WL1-WL7 that line up in the first direction.例文帳に追加

複数のセレクトゲート線SG1〜SG5の各々は、第１方向に並ぶ複数のコントロールゲートCG11〜CG17と複数のワード線WL1〜WL7との間に接続される複数のセレクトトランジスタに共有されるセレクトゲートとして機能する。 - 特許庁

A first insulating layer, a semiconductor layer, and an ohmic contact layer formed on a source region and on a drain region of the semiconductor layer and exposing a channel are successively formed on a gate line and a gate electrode.例文帳に追加

ゲートラインとゲート電極に第一の絶縁層と、半導体層と、半導体層のソース領域とドレイン領域に形成され、チャネルを露出させるオーミック接触層と、が順次形成される。 - 特許庁

A gate electrode 11b of a TFT 19 is connected with an upper side gate bus line 11a of a pixel area, and a display electrode 16a is connected with a source electrode 16c of the TFT 19.例文帳に追加

ＴＦＴ１９のゲート電極１１ｂは画素領域の上側のゲートバスライン１１ａに接続されており、表示電極１６ａはＴＦＴ１９のソース電極１６ｃに接続されている。 - 特許庁

Two control gate lines 106B and 106A adjacent to each other through the boundary between respective memory cells 100 in the second direction B are connected commonly with one sub-control gate line CG.例文帳に追加

第２の方向Ｂでの複数のメモリセル１００間の各境界を挟んで隣り合う各２本のコントロールゲート線１０６Ｂ，１０６Ａが、各１本のサブコントロールゲート線ＣＧに共通接続されている。 - 特許庁

A source line which is positioned so as to contact to the channel film, extended in the direction crossing the gate electrode, and both ends of which are arranged in one edge of the gate electrode positioned in the lower part, is provided.例文帳に追加

前記チャンネル膜と接するように位置し、前記ゲート電極を横切る方向に延長され、両側は下部に位置するゲート電極の一側の縁内に配置するソースラインが具備される。 - 特許庁

This timer circuit 11 has an input gate 21 detecting the transition of a pseudo word line signal SWL and a delay element 22 delaying the transition of an output voltage is incorporated in the input gate 21.例文帳に追加

タイマ回路１１は、疑似ワード線信号ＳＷＬの遷移を検出する入力ゲート２１を有し、入力ゲート２１には出力電圧の遷移を遅延させる遅延要素２２が組み込まれる。 - 特許庁

In this LCD, a gate scan driving circuit selectively drives the even-numbered signal and odd-numbered gate line to invert the direction of an electric field applied to liquid crystal to the reverse direction without changing the polarity.例文帳に追加

ゲート走査駆動回路は、偶数番目のゲート線と奇数番目のゲート線を選択駆動し、極性を変化させること無く、液晶にかかる電界方向を逆方向に反転させるＬＣＤ。 - 特許庁

The sampling circuit comprises a thin-film transistor and has a gate electrode (72) in common, and an image signal line electrically connected with source and drain contains a superposition part with the gate electrode.例文帳に追加

サンプリング回路は、薄膜トランジスタから構成されると共に、ゲート電極（７２）を共用で有し、ソース又はドレインに電気的に接続されている画像信号線は、ゲート電極と重畳部分を含む。 - 特許庁

The so-do hall is one of the seven principal buildings considered necessary for a Zen Buddhist temple, and it is situated opposite the kuri (monks' living quarters) with the straight line consisting of the sanmon gate, butsuden (main hall) and hodo (lecture hall) between them, on the left when the butsuden is observed from the sanmon gate. 例文帳に追加

僧堂は禅宗では七堂伽藍の1つに数えられ、直線上に並んだ山門・仏殿・法堂を挟んで庫裏の反対側、山門から仏殿に向かって左側に設置される。 - Wikipedia日英京都関連文書対訳コーパス

Gate signal lines 2 of a liquid crystal display panel 1 are connected with a gate signal line probe device 4 on which contact probes 3 are provided to contact with each of the terminals of the lines 2.例文帳に追加

液晶表示パネル１のゲート信号線２には、ゲート信号線２のそれぞれの端子に接触するためのコンタクトプローブ３が設けられたゲート信号線用プローブ装置４が接続されている。 - 特許庁

To prevent the occurrence of dielectric breakdown between an end in a word line direction out of the upper surface part of a silicon substrate and a gate electrode while forming a block insulating film to continue in a gate width direction.例文帳に追加

ブロック絶縁膜をゲート幅方向に連続するように構成しながら、シリコン基板の上面部のうちのワード線方向の端部とゲート電極との間の絶縁破壊の発生を抑制する。 - 特許庁

It further includes a bit line contact 13 formed on the active area 11 opposite to the MTJ element 12 of the gate electrode; a bit line BL, connected to the MTJ element 12 and formed in the first direction; and a bit line bBL connected with the bit line contact 13 and formed in the first direction.例文帳に追加

さらに、ゲート電極のＭＴＪ素子１２と反対側のアクティブエリア１１上に形成されたビット線コンタクト１３と、ＭＴＪ素子１２に接続され、第１方向に形成されたビット線ＢＬと、ビット線コンタクト１３に接続され、第１方向に形成されたビット線ｂＢＬとを備える。 - 特許庁

By the discharging, a power source voltage supplied to a scanning line driver (high-level power source voltage of the scanning line driver) is modulated (VGH modulation), and the modulated voltage is outputted from a gate modulation circuit to a scanning line driving circuit and is used as the high-level power source voltage of the scanning line driving circuit.例文帳に追加

この放電により、走査線ドライバに供給する電源電圧（走査線ドライバのハイレベル電源電圧）が変調（ＶＧＨモジュレーション）され、これがゲート変調回路から走査線駆動回路へと出力されて走査線駆動回路のハイレベル電源電圧として用いられる。 - 特許庁

In a solid state imaging apparatus of this embodiment, an output signal line voltage control unit 3 is provided with an output signal line voltage control transistor 24 which has a gate having bias voltage BIAS applied thereto, a source connected with an output signal line 12, and a drain connected with an output signal line voltage control unit power node AVDD.例文帳に追加

実施形態の固体撮像装置では、出力信号線電圧制御部３は、ゲートにバイアス電圧BIASが印加され、ソースが出力信号線１２に接続され、ドレインが出力信号線電圧制御部電源ノードAVDDに接続される出力信号線電圧制御トランジスタ２４を備える。 - 特許庁

The signal line 12, wired on the glass substrate, is in a state of being extended off an extension axis L of the signal line 12 in the vicinity of the intersection of the signal line 12 and the gate line 11, so that TFT elements 20 may be placed in a non-lighting area other than the color area.例文帳に追加

ガラス基板上に配線された信号線１２は、ＴＦＴ素子２０が着色領域以外の非点灯領域に位置するよう信号線１２およびゲート線１１の交点部の近傍にて当該信号線１２の延在軸Ｌからずれた状態で延びている。 - 特許庁

The gate electrode of the TFT 156 is connected to the scanning line 112, while the source electrode is connected to a first feeder line 165; the source electrode of the TFT 158 is connected to a second feeder line 166; and a common drain electrode of the TFTs 156, 158 is connected to the capacitance line 132.例文帳に追加

ＴＦＴ１５６のゲート電極は走査線１１２に接続され、ソース電極は第１給電線１６５に接続され、ＴＦＴ１５８のソース電極は第２給電線１６６に接続され、ＴＦＴ１５６、１５８の共通ドレイン電極が容量線１３２に接続されている。 - 特許庁

An interlayer insulating film 106 is formed on a memory cell 100 constituted of a bit line 102 composed of a diffusion layer formed on a semiconductor substrate 101, a gate insulation film having a trapping performance formed between bit lines 102, and a word line 104 formed on the gate insulation film, and a bit line contact plug 109 connected to the bit line 102 is formed in this interlayer insulating film 106.例文帳に追加

半導体基板１０１に形成された拡散層からなるビット線１０２、ビット線１０２間に形成されたトラップ性のゲート絶縁膜、ゲート絶縁膜上に形成されたワード線１０４とで構成されたメモリセル１００上に、層間絶縁膜１０６が形成され、この層間絶縁膜１０６中に、ビット線１０２に接続するビット線コンタクトプラグ１０９が形成されている。 - 特許庁

In the partial display, power consumption is reduced by fixing a picture signal Vsig of a signal line driving circuit supplied to a signal line 64 of a TFT 62 belonging to a non-display area, a gate signal Vg of a scanning line driving circuit supplied to a gate line 66, and a counter voltage of a counter electrode driving circuit formed on a counter substrate to the grounded state.例文帳に追加

パーシャル表示において、非表示領域に属するＴＦＴ６２の信号線６４に供給される信号線駆動回路の画像信号Ｖsig及びゲート線６６に供給される走査線駆動回路のゲート信号Ｖg及び対向基板に形成された対向電極駆動回路の対向電圧を接地状態に固定して消費電力を削減する。 - 特許庁

Two control gate lines 106B and 106A being connected commonly with one sub-control gate line has a wide inter-line region 107A, a common connection region 107B of two lines, and a narrow inter-line region 107C arranged in a region other than the wide inter-line region and the common connection region.例文帳に追加

１本のサブコントロールゲート線に共通接続される２本のコントロールゲート線１０６Ｂ，１０６Ａは線間の幅が広い線間幅広領域１０７Ａと、２本が１本に共通接続される共通接続領域１０７Ｂと、線間幅広領域及び共通接続領域以外の領域に配置された線間の幅が狭い線間幅狭領域１０７Ｃとを有する。 - 特許庁

A correction gate voltage Vg3 to be applied to the gate of the correction transistor Tr3 via a gate line GL is set individually in each of unit regions (low voltage setting region 10gL and high voltage setting region 10gH) in a display panel 10.例文帳に追加

ゲート線ＧＬを介して補正用トランジスタＴｒ３のゲートに印加される補正用ゲート電圧Ｖｇ３が、表示パネル１０内の単位領域（低電圧設定領域１０ｇＬおよび高電圧設定領域１０ｇＨ）ごとに個別に設定されている。 - 特許庁

The semiconductor device is provided with, on the upper side of a base 21: a plurality of gate electrodes 13 formed mutually parallel to a gate width direction 15; a base line part 17 formed extending to the gate length direction 11; and a plurality of main electrodes 19.例文帳に追加

半導体装置は、ゲート幅方向１５に互いに平行にかつ離間して形成されている複数のゲート電極１３と、ゲート長方向１１に延在して形成されている基線部１７と、複数の主電極１９とが下地２１の上側に設けられている。 - 特許庁

A gate electrode is made through a gate insulating film consisting of a ferroelectric film is made between the first active region 17S and the second active region 17D on the well region 11, and a word line 13 is connected to that gate electrode.例文帳に追加

ウェル領域１１の上における第１の活性領域１７Ｓと第２の活性領域１７Ｄとの間には、強誘電体薄膜からなるゲート絶縁膜を介してゲート電極が形成されており、該ゲート電極にはワード線１３が接続されている。 - 特許庁

A delay element 30 which delays the timing of on/off switching of switches other than the switch provided nearest to the gate of the driving transistor behind that of the switch provided nearest to the gate is connected between the switches other than the switch provided nearest to the gate and a scanning line.例文帳に追加

複数のスイッチの内、駆動トランジスタの最もゲート側に設けられたスイッチを除く他のスイッチと走査線との間には、最もゲート側に設けられたスイッチに対して他のスイッチのオン、オフ切換えタイミングを遅延させる遅延素子３０が接続されている。 - 特許庁

In an electric circuit, a gate G1 of a transistor TA1 between a power supply line L1 and an output unit N2 is coupled to an input unit N1 via a capacitor C1.例文帳に追加

電源線Ｌ1と出力部Ｎ2との間のトランジスタＴA1のゲートＧ1は容量素子Ｃ1を介して入力部Ｎ1に結合する。 - 特許庁

So, the degradation in yield due to disconnection of the gate line Vg4 is prevented without reducing aperture ratio at the photoelectric conversion element.例文帳に追加

つまり、光電変換素子部の開口率を減らすことなく、ゲート線Ｖｇ４の断線による歩留まりの低下を防ぐことになる。 - 特許庁

To solve the problem such that power consumption is high because a through-current arises in a level shifter used for a gate line selector of an active matrix type display device.例文帳に追加

アクティブマトリクス型表示装置のゲート線セレクタに用いるレベルシフタに貫通電流が生じるため、消費電力が高い。 - 特許庁

A resistance 300 is inserted between a gate of a TFT 114 of a pixel circuit 101 and wiring 200 of a scanning line WSL.例文帳に追加

画素回路１０１のＴＦＴ１１４のゲートと走査線ＷＳＬの配線２００との間に抵抗３００を挿入している。 - 特許庁

A gate insulating film 12 covering the edge E2 of the second semiconductor layer 12 is not covered with the storage capacitor line 122.例文帳に追加

第２の半導体層１２のエッジＥ２を被覆しているゲート絶縁膜１２の部分は、保持容量ライン１２２によって被覆されていない。 - 特許庁

A shift register part 32 has a main stage whose output terminal is connected to a gate signal line, and two dummy stages in each of the first stage and the last stage.例文帳に追加

シフトレジスタ部３２はゲート信号線に出力端子を接続される主要段と、先頭、後尾各２段のダミー段とを有する。 - 特許庁

The control circuit 30 supplies a data potential VD to the gate of the driving transistor TDR from a data line 14 in a writing period PWR.例文帳に追加

制御回路３０は、書込期間ＰWRにおいて、データ電位ＶＤをデータ線１４から駆動トランジスタＴDRのゲートへ供給する。 - 特許庁

A gate G2 of a transistor TA2 between a power supply line L2 and the output unit N2 is coupled to the input unit N1 via a capacitor C2.例文帳に追加

電源線Ｌ2と出力部Ｎ2との間のトランジスタＴA2のゲートＧ2は容量素子Ｃ2を介して入力部Ｎ1に結合する。 - 特許庁

To provide a semiconductor device and its manufacturing method by which a narrow channel effect generated due to the fineness of gate line width can be suppressed.例文帳に追加

ゲート線幅の微細化に伴って生じる狭チャンネル効果を抑制することができる半導体装置及びその製造方法を得る。 - 特許庁