「Gate Line」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To obtain a highly precise pixel circuit by suppressing a variation in a potential of a gate of a driving transistor with a variation in a potential of an initialization line.例文帳に追加

駆動トランジスタのゲートの電位が初期化線の電位に連動して変化することを抑制しながら画素回路を高精細化する。 - 特許庁

A gate line Vg4 is electrically insulated from a Vg redundant wiring, while being arranged to form a cross part G point between wirings.例文帳に追加

ゲート線Ｖｇ４とＶｇ冗長配線は電気的に絶縁され、配線間のクロス部Ｇ点を形成するように配置されている。 - 特許庁

A rectangle division processing part sets a dividing line in a gate length direction of the transistor to divide the non-rectangular area into a plurality of rectangular areas.例文帳に追加

矩形分割処理部は、トランジスタのゲート長方向に分割線を設定して非矩形領域を複数の矩形領域に分割する。 - 特許庁

The contact plug 10 is formed of the same material with the gate electrode 6 and provided on the diffusion layer bit line 5 in a self-aligned manner.例文帳に追加

コンタクトプラグ１０は、ゲート電極６と同一の材料から構成され、拡散層ビット線５上に自己整合的に形成される。 - 特許庁

After that, the drain side select-gate line SGD is set to VSG3, 0 V is transferred to only a channel of a selection memory cell (time t4).例文帳に追加

この後、ドレイン側セレクトゲート線ＳＧＤが、ＶＳＧ３に設定され、選択メモリセルのチャネルのみに０Ｖが転送される（時刻ｔ４）。 - 特許庁

To suppress variations in cell characteristics due to widening of a diffusion layer as a bit line in a thermal process at the time of gate oxidation.例文帳に追加

ゲート酸化時の熱工程で、ビット線としての拡散層が広がることによるセル特性のばらつきを抑制することを課題とする。 - 特許庁

Temperature sensing is formed in the same layer with a gate line and includes a lower film, formed of aluminum and an upper film formed of molybdenum.例文帳に追加

また、温度感知線はゲート線と同一層に形成されており、アルミニウムからなる下部膜とモリブデンからなる上部膜とを含む。 - 特許庁

A downward scheduler 13 transmits the gate message created by the band assignment unit 14 to the plurality of optical subscriber line terminating devices.例文帳に追加

下りスケジューラ１３は、帯域割当部１４によって作成されたゲートメッセージを複数の光加入者線終端装置に送信する。 - 特許庁

The amplifier (10) includes first and second common gate FETs (22, 24) electrically coupled to each other along a common transmission line (20).例文帳に追加

増幅器（１０）は、共通伝送線路（２０）に沿って電気的に結合される第１及び第２の共通ゲートＦＥＴ（２２、２４）を含む。 - 特許庁

In a non-volatile semiconductor memory having a floating gate 2, plural memory cells 21 connected to one word line are programmed simultaneously.例文帳に追加

浮遊ゲート２を有する半導体不揮発性メモリにおいて、１本のワード線に接続した複数のメモリセル２１を同時にプログラムする。 - 特許庁

A scanning signal line 2 including a gate electrode 11 made of aluminum and an aluminum alloy is formed on the upper surface of a glass substrate 1.例文帳に追加

ガラス基板１の上面にアルミニウムやアルミニウム合金などからなるゲート電極１１を含む走査信号ライン２を形成する。 - 特許庁

Each access transistor is connected respectively with the two tunnel magnetoresistance elements adjacent to each other with the corresponding word line as a gate electrode.例文帳に追加

各アクセストランジスタは、対応するワード線をゲート電極として、互いに隣接する２つのトンネル磁気抵抗素子とそれぞれ接続される。 - 特許庁

The word line functions as the gate electrode 104 on a channel region provided between the source/drain diffusion regions 107a and 107b.例文帳に追加

ワード線は、ソース／ドレイン拡散領域１０７ａ，１０７ｂの間のチャネル領域上において、ゲート電極１０４として機能する。 - 特許庁

This automatic ticket gate device is provided with position sensors 1-16 arranged in line in the passage direction and adult/child sensors 21 and 22 arranged in the vicinities of an entrance.例文帳に追加

通行方向に列状に配列された位置センサ１〜１６と、入口付近に設けられた大人／小児センサ２１，２２とを備える。 - 特許庁

For example, the controller alternately selects two kinds of different amplification factors (unmagnification and 10 times) by each gate line G to set the selected magnification.例文帳に追加

例えば、互いに異なる２種類の増幅率（１倍および１０倍）についてゲートラインＧごとに交互に切り換えて設定を行う。 - 特許庁

The memory cell unit can be applied for an AND type and a divided bit line NOR type as well, and the number of the selection gate lines may be plural.例文帳に追加

メモリセルユニットは、ＡＮＤ型或いは分割ビットラインＮＯＲ型にも適用でき、また選択ゲート線は複数本であってもよい。 - 特許庁

Next, an incoming signal is interrupted and the noise is suppressed by controlling the gate switch of the amplifier for main line branch of the specified part.例文帳に追加

次に特定した箇所の幹線分岐増幅器のゲートスイッチを制御することにより上り信号を遮断し雑音を抑える。 - 特許庁

The first active region and the second active region are arranged on a straight line parallel to the gate electrode of the first transistor and that of the second transistor.例文帳に追加

第１及び第２活性領域は第１及び第２トランジスタのゲート電極と平行した一直線上に配置される。 - 特許庁

The panel is provided with a first electroluminescence cell driving circuit which drives electroluminescence cells and which is arranged at the intersections of a first gate line and data lines, and a second electroluminescence cell driving circuit which drives electroluminescence cells and which is arranged at the intersection of the gate lines excluding the first gate line and the data lines.例文帳に追加

本発明に基づくエレクトロ・ルミネッセンス・パネルは、前記第１ゲートラインと前記データラインの交差部に設置されて前記エレクトロ・ルミネッセンス・セルを駆動するための第１エレクトロ・ルミネッセンス・セル駆動回路と、前記第１ゲートラインを除いたゲートラインとデータラインの交差部に設置されて前記エレクトロ・ルミネッセンス・セルを駆動するための第２エレクトロ・ルミネッセンス・セル駆動回路とを具備する。 - 特許庁

By having the gate electrode of the non-linear element connected to the scanning line or the signal line, the first wiring layer or the second wiring layer of the non-linear element is directly connected to the gate electrode layer so that the potential of the gate electrode is applied and thereby stable operation is performed due to the reduction of connected resistance and the occupied area of the connection part is reduced.例文帳に追加

非線形素子のゲート電極は走査線又は信号線と接続され、非線形素子の第１配線層又は第２配線層がゲート電極の電位が印加されるようにゲート電極層と直接接続されていることで、接続抵抗の低減による安定動作と接続部分の占有面積を縮小する。 - 特許庁

The gate electrodes 3 of the output MOSFETs 1a, 1b are interconnected via a gate connection member 13a and a gate line 23, the source electrodes 2 of the output MOSFETs 1a, 1b are interconnected by an inter-source connection member 15, and only the source electrode 2 of the output MOSFET 1a is connected to a source line 22 by a source connection member 12a.例文帳に追加

出力用ＭＯＳＦＥＴ１ａ，１ｂの各ゲート電極３は、ゲート接続部材１３ａ、ゲート線路２３を介して互いに接続し、各ソース電極２はソース電極間接続部材１５によって互いに接続しており、出力用ＭＯＳＦＥＴ１ａのソース電極２のみがソース接続部材１２ａによってソース線路２２に接続されている。 - 特許庁

The method of repairing disconnection of a liquid crystal display includes a step of coupling gate lines on both sides of a gate line disconnection point or data lines on both sides of a data line disconnection point through a cross stick and a pixel electrode, and a step of deactivating the thin film transistor corresponding to the pixel electrode by a laser cutting method.例文帳に追加

液晶ディスプレイ断線修復方法は、前記ゲートライン断点両側のゲートライン、又はデータライン断点両側のデータラインをクロススティックと画素電極を介して連結するステップと、レーザ切断方法により、前記画素電極に対応する薄膜トランジスタを失効させるステップとを備える。 - 特許庁

In the liquid crystal display, a first switching means 31a constituting each pixel 20 has a control terminal A connected to a gate line G2 and another control terminal B connected to another gate line G1 and becomes electrically conductive when the control terminal A is a low level and the control terminal B is a high level.例文帳に追加

本発明の液晶表示装置では、各画素２０を構成する第１のスイッチング手段３１ａは、制御端子Ａがゲート線Ｇ２に接続され、制御端子Ｂがゲート線Ｇ１に接続され、制御端子Ａがローレベル、制御端子Ｂがハイレベルの際に導通する。 - 特許庁

In a matrix formed using a plurality of memory cells in each of which a drain of a writing transistor, a gate of an element transistor, and one electrode of a capacitor are connected, a gate of the writing transistor is connected to a writing word line and the other electrode of the capacitor is connected to a readout word line.例文帳に追加

書き込みトランジスタのドレインと素子トランジスタのゲート、および、容量素子の一方の電極を接続したメモリセルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に接続し、キャパシタの他方の電極を読み出しワード線に接続する。 - 特許庁

Since the voltage of the bit line BL [i+1] connected to the source of a twin memory cell 100 [i] is made nearly 0 V (almost several tens to hundreds mV), the influence of the back gate of a bit line selection transistor 217B is small, and its gate voltage BS1 is set to power source voltage Vdd (1.5 V).例文帳に追加

ツインメモリセル１００［ｉ］のソースに接続されたビット線ＢＬ［ｉ＋１］の電圧は０Ｖに近い電圧（数十〜百ｍＶ程度）となるため、ビット線選択トランジスタ２１７Ｂのバックゲートの影響は少ないので、そのゲート電圧ＢＳ１を電源電圧Ｖｄｄ（１．５Ｖ）に設定した。 - 特許庁

For the three dots of the red (R), the green (G), and the blue (B), the dots exhibiting the respective light emitting colors are arrayed in a direction parallel to a gate signal line for writing and a gate signal line for erasure and by controlling the light emission time of the light emitting colors, the luminance is uniformized.例文帳に追加

本発明は赤(Ｒ)、緑(Ｇ)、青(Ｂ)の３ドットは、それぞれの発光色を呈するドットが書込用ゲート信号線および消去用ゲート信号線と平行な方向に配列され、発光色の発光時間を制御することによって、輝度が均一化されることを特徴とする。 - 特許庁

Metal wiring of a signal line 33, a power supply line 32, a gate electrode 221 of a drive transistor 22, an electrode 241 of a retention capacitor 24, a gate electrode 231 of a writing transistor 23, and the like is arranged so as to surround a light emission sections of the white organic EL elements 21_W and the color filter 74.例文帳に追加

白色有機ＥＬ素子２１_Wの発光部及びカラーフィルタ７４の周囲を囲むように、信号線３３、電源供給線３２、駆動トランジスタ２２のゲート電極２２１、保持容量２４の電極２４１、及び、書込みトランジスタ２３のゲート電極２３１等の金属配線を設ける。 - 特許庁

For example, a cell array selecting signal line STO connected to each gate of cell array selection transistors 12a, 12b, and a cell array selection signal line ST1 connected to each gate of cell array selection transistors 13a, 13b are connected through OR circuits 15a, 15b to a cell array selection circuit 16.例文帳に追加

たとえば、セルアレイ選択トランジスタ１２ａ，１２ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ０、および、セルアレイ選択トランジスタ１３ａ，１３ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ１は、オア回路１５ａ，１５ｂを介して、セルアレイ選択回路１６に接続されている。 - 特許庁

In this display device, a plurality of gate lines and a plurality of data lines which extend respectively in a row direction and a column direction are formed on a substrate and in each pixel area which is demarcated by the gate line and the data line, a switching element and a pixel electrode which is connected to the switching element are provided.例文帳に追加

本発明による液晶表示装置では基板上に各々行と列方向にのびている複数のゲート線及びデータ線が形成されており、ゲート線とデータ線で区画される各画素領域にはスイッチング素子とこれに連結された画素電極が備えられている。 - 特許庁

Inside the rear gate 1 made of resin, an AM/FM antenna 7 is arranged at a position that is offset with respect to the negative potential terminal side of a defogger 3, and at a position, that is separated from the wiring route of the feed line in the defogger 3 with a center line, that is extended in the vertical direction of the rear gate 1 as a reference.例文帳に追加

樹脂製のリアゲート１の内部において、ＡＭ／ＦＭアンテナ７は、リアゲート１の垂直方向に延びる中心線を基準として、デフォッガ３の負電位端子側にオフセットした位置に配設されており、且つデフォッガ３の給電ラインの布線ルートから離れた位置に配設されている。 - 特許庁

A source electrode which is insulated from the gate line and comes into contact with the resistive contact layer while crossing it is provided on the gate insulating film, and a drain electrode which includes a part arranged on double lines through a bent part and faces the data line and source electrode is formed.例文帳に追加

ゲート絶縁膜の上部にはゲート線と絶縁されて交差して抵抗性接触層と接するソース電極を有し、屈曲部を通って二重の線上に配置されている部分を含むデータ線とソース電極と対向するドレイン電極が形成されている。 - 特許庁

The parallel gate drive circuit, is characterised in that a control line 12 from the gate drive circuit 10 is directly connected to only one of the plurality of parallel-connected switching elements 1, 2, and a control line 11 is made to penetrate an individual annular core 7a and connected to the other switching element.例文帳に追加

ゲート駆動回路１０からの制御線１２を並列接続された複数のスイッチング素子１、２のうちの１個だけに対して直接接続し、他のスイッチング素子に対しては同制御線１１を各個別の環状鉄心７ａを貫通させて接続したことを特徴とする。 - 特許庁

For a light emitting device of a three transistor type having a driving transistor, a switching transistor, and a transistor for erasing in a pixel, two THT of a TFT 5505 for switching and a TFT 5506 got erasing are arranged between a first gate signal line 5502 and a second gate signal line 5503.例文帳に追加

駆動トランジスタと、スイッチングトランジスタと、消去用トランジスタと、を画素内に有する３トランジスタ型の発光装置の場合において、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に配置する。 - 特許庁

Three dots of red (R), green (G), and blue (B), representing the respective illumination colors, are arrayed in parallel to a gate signal line for writing and a gate signal line for erasure providing the respective colors and the luminance is made uniform by controlling the light emission times of the illumination colors.例文帳に追加

本発明は赤(Ｒ)、緑(Ｇ)、青(Ｂ)の３ドットは、それぞれの発光色を呈するドットが書込用ゲート信号線および消去用ゲート信号線と平行な方向に配列され、発光色の発光時間を制御することによって、輝度が均一化されることを特徴とする。 - 特許庁

A gate line 121 is formed on an insulating substrate 110, on which a gate insulating film 140, semiconductor layer 150, and resistive contact layer are sequentially stacked, and then when the data line and a drain electrode 175 are formed, an electrode layer is patterned together with the resistive contact layer.例文帳に追加

絶縁基板１１０の上にゲート線１２１を形成し、その上部にゲート絶縁膜１４０と半導体層１５０と抵抗性接触層を順次に積層し、次に、データ線とドレーン電極１７５を形成する際に、電極層を抵抗性接触層と一括してパターン形成する。 - 特許庁

An angle between a line segment connecting a gate-corresponding part of a core lens and the center of the core lens and a line segment connecting the gate-corresponding part of a molding portion and the center of the core lens is 90-180° when viewed in the direction of the optical axis of the plastic optical element.例文帳に追加

芯レンズのゲート対応部と前記芯レンズの中心を結ぶ線分と、前記成形部のゲート対応部と前記芯レンズの中心を結ぶ線分とのなす角度が、プラスチック光学部材の光軸方向から見て、９０度以上１８０度以下であることを特徴とする。 - 特許庁

To provide a semiconductor storage device which has a floating gate and a control gate and whose source and drain regions are asymmetrical and which can avoid the increase of the resistance of a bit line arranged between the floating gates in itself and besides can scale down the bit line width.例文帳に追加

フローティングゲート及びコントロールゲートを有し、ソース／ドレイン領域が非対称である半導体記憶装置におけるフローティングゲート間に配置されるビット線抵抗の増大を避け、かつ、ビット線幅を縮小することができる半導体記憶装置及びその製造方法を提供する。 - 特許庁

The driver controls a gate line driving circuit to scan a plurality of gate lines of the electro-optical device while avoiding selecting a scan line including dots that display the image data where an error is detected, in the succeeding vertical scanning period to a vertical scanning period where the error is detected by the error detection circuit.例文帳に追加

エラー検出回路によりエラーが検出された垂直走査期間の次の垂直走査期間において、該エラーが検出された画像データが表示されるドットを含む走査ラインを選択することなく電気光学装置の複数のゲート線を走査するようにゲート線駆動回路を制御する。 - 特許庁

However, at the transfer gates the combined use of two IC cards is not accepted even when they're interoperable; therefore, if you want use different cards such as ICOCA, Suica or TOICA for transfer to the JR Line, or use PiTaPa for Nankai Electric Railway or Kintetsu Railway, you should go out through the normal ticket gate and then go in through the normal ticket gate for the line to which you want to transfer. 例文帳に追加

ただし、乗り換え改札口では相互利用できるICカードの2枚タッチができないため、JRにはICOCAやSuica、TOICAを、南海や近鉄にはPiTaPaを、と使い分けたい場合は、一旦通常の改札口を出場の上、改めて乗り換え先の通常の改札口から入場しなければならない。 - Wikipedia日英京都関連文書対訳コーパス

The gate insulating film 16, at least one a part of the gate electrode 18 the scanning line 5 and the reference signal line 6, contains a first insulating layer 16a which is formed thinner than the periphery of the part and a second insulation layer 16b which is formed on the upper face side of the first insulating layer 16a.例文帳に追加

ゲート絶縁膜１６は、ゲート電極１８上、走査線５上、及び基準信号線６上の少なくとも一部分ではその周囲より薄く形成された第１絶縁層１６ａと、該第１絶縁層１６ａの上面側に形成された第２絶縁層１６ｂとを含む。 - 特許庁

Alternatively, in another embodiment, the detector includes a gate electrode (46) consisting of a first layer of a conductive material and a scan line (58) consisting of a second layer of a conductive material so that the gate electrode (46) is vertically offset from the scan line (58).例文帳に追加

代替的に、他の実施形態では、検出器は、導電性材料の第一の層で形成されたゲート電極（４６）と、導電性材料の第二の層で形成された走査線（５８）とを、ゲート電極（４６）が走査線（５８）から上下方向にオフセットして設けられるようにして含んでいる。 - 特許庁

It is also available to form the gate electrode 8 (including the scanning line), the source electrode 14, the drain electrode 15, the data line 14, and the auxiliary capacitor line 7 by an aluminum group metal or the like and to form low reflection metal films on their upper surfaces.例文帳に追加

なお、ゲート電極８（走査ラインを含む）、ソース電極１４、ドレイン電極１５、データライン４および補助容量ライン７をアルミニウム系金属等によって形成し、それらの上面に低反射金属膜を設けるようにしてもよい。 - 特許庁

A main panel 200 includes a plurality of gate bus lines 24, source bus line 16, TFTs 25 and pixel electrodes, respectively, and each source bus line 16 is connected to a corresponding source bus line 16 of a 1st liquid crystal panel 10 via a switching TFT 17.例文帳に追加

メインパネル２００は、それぞれ複数のゲートバスライン２４、ソースバスライン１６、ＴＦＴ２５および画素電極を有し、各ソースバスライン１６がスイッチングＴＦＴ１７を介して第１液晶パネル１０の対応するソースバスライン１６と接続されている。 - 特許庁

When one gate line 26 is activated, every other cell 22 of one row can be driven by a corresponding signal line, and simultaneously, every other cell 22 alternating with the cells of an adjacent row can be driven by a corresponding signal line.例文帳に追加

１本のゲート線２６がアクティブにされると、１つの行の１つおきのセル２２を、対応する信号線によって駆動することができ、それと同時に、隣の行の互い違いの１つおきのセル２２を、対応する信号線によって駆動することができる。 - 特許庁

After a bit line B and a bit line *B are turned to a precharge potential Vpr=Vii/2, a transfer gate 11 is turned on, then the dummy word line DWL0 is elevated from a potential Vs=Vpr-Vth to an internal power supply potential Vii, and a sense amplifier 30 is activated.例文帳に追加

ビット線Ｂとビット線＊Ｂとをプリチャージ電位Ｖpr＝Ｖii／２にさせた後に、転送ゲート１１をオンにし、次いでダミーワード線ＤＷＬ０を電位Ｖs＝Ｖpr−Ｖthから内部電源電位Ｖiiまで上昇させ、次いでセンスアンプ３０をアクティブにさせる。 - 特許庁