「Gate Line」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

If the main CPU 112 judges a winning prize status, it transmits a control command commanding one winning-prize ball to be paid-out in the order of a signal-line L1 → an input-output gate A → signal lines L5 and L6 →an input gate B.例文帳に追加

メインＣＰＵ１１２は入賞と判定すると、１個の賞球払出しを命令する制御コマンドを信号線Ｌ１→入出力ゲートＡ→信号線Ｌ５，Ｌ６→入力ゲートＢという順序で送信する。 - 特許庁

Entering through the main gate and walking in a straight line from west to east, Hojo-ike pond is to the right, the Sammon gate stands further on, directly through this is the Tenno-den hall, further along is the Daio Ho-den hall, and past this is the Hatto. 例文帳に追加

総門をくぐると右手に放生池、その先に三門があり、三門の正面には天王殿、その奥に大雄宝殿（だいおうほうでん）、さらに奥に法堂（はっとう）が西から東へ一直線に並ぶ。 - Wikipedia日英京都関連文書対訳コーパス

An SRAM cell 1 comprises a pair of inverters employing load PMOS transistors Qp1 and Qp2 having a polysilicon film 5 functioning as a gate electrode and gate interconnect line, and a salicide layer 6 formed thereon.例文帳に追加

ＳＲＡＭセル１は、ゲート電極およびゲート配線として機能するポリシリコン膜５とその上に形成されたサリサイド層６とを有する負荷ＰＭＯＳトランジスタＱp1、Ｑp2を用いた一対のインバータを具備する。 - 特許庁

The gate line 12 and gate insulating films 14 and 16 are formed on a glass substrate 10, a resist film 30 is applied, and scattered light having collimation half angle of 0° to 10° is used when the etching stopper 20 is subjected to back exposure.例文帳に追加

ガラス基板１０の上にゲート線１２、ゲート絶縁膜１４，１６を形成した後、レジスト膜３０を塗布し、エッチングストッパ２０を裏面露光する際に、０゜〜１０゜のコリメーション半角を有する散乱光を用いる。 - 特許庁

This device is provided with gate electrodes of selection transistors SD1, SS1 connected to both ends of memory cells MC1-MC16, and transfer transistors MN1-0, MN1-7 between selection gate line driving circuits 13-1, 14-1 and the SD1, SS1.例文帳に追加

メモリセルＭＣ１〜ＭＣ１６の両端に接続された選択トランジスタＳＤ１、ＳＳ１のゲート電極と、選択ゲート線駆動回路１３-１、１４-１との間に転送トランジスタＭＮ１-０、ＭＮ１-１７が設けられる。 - 特許庁

The sources of the load MOS M51 to M53 are connected to a common GND line 4 and the gates are connected to the gate of an input MOS M50 and also to a voltage input terminal 5.例文帳に追加

負荷MOS M51〜M53のソースは共通のGNDライン４に、ゲートは入力MOS M50のゲートに接続されると共に電圧入力端子５に接続される。 - 特許庁

The drain region of the protective transistor is connected to the pad terminal and the gate electrode and source region of the transistor are connected to a power supply line by setting the electrode and region to the same potential.例文帳に追加

保護トランジスタのドレイン領域をパッド端子に接続し、ゲート電極及びソース領域を同電位にして電源ラインに接続する。 - 特許庁

When a switching TFT 20 is switched on, a data voltage on a data line is stored in a storage capacitor 24 as a gate voltage V_G22 of the driver TFT 22.例文帳に追加

スイッチングＴＦＴ２０がオンすることでデータラインのデータ電圧が駆動ＴＦＴ２２のゲート電圧Ｖ_G22として保持容量２４に保持される。 - 特許庁

The 4 bit lines BL0-BL3 in the I block region 214 are connected commonly to the I/O line through a first selection gate 501.例文帳に追加

１ブロック領域２１４内の４本のビット線ＢＬ０〜ＢＬ３は、第１選択ゲート５０１を介してＩ／Ｏ線に共通接続される。 - 特許庁

One end of the capacitive element C2 connects with the gate of the transistor T1 and the other end of the capacitive element C2 connects with the control line RST.例文帳に追加

容量素子Ｃ２の一端がトランジスタＴ１のゲートに接続され、容量素子Ｃ２の他端が制御線ＲＳＴに接続されている。 - 特許庁

In addition, respective supports 13 and 14 are such straight line-like independent pillars that do not constitute a gate-shaped rigid joint structure (rigid frame) containing an upper horizontal member.例文帳に追加

また各支柱１３・１４は、上部水平部材を含む門型の剛節構造（ラーメン）を構成しない直線状の独立柱である。 - 特許庁

An output OUT of each CAM block is same as a logic potential level of the match line ML segment gating a combination logic gate 211.例文帳に追加

各ＣＡＭブロックの出力ＯＵＴは、組み合わせ論理ゲート２１１がゲートする一致線ＭＬセグメントの論理電位レベルと同じである。 - 特許庁

A part 15b of the coil spring type gate electrode signal line 15 stretched to the horizontal direction is insulatively coated and is held in a holding groove 14b of the spacer 14.例文帳に追加

コイルバネ型ゲート電極信号線15の水平方向に延ばされた部分15bを絶縁被覆し、スペーサ14の収容溝14b内に収容する。 - 特許庁

An ONO film exists only on a semiconductor substrate at a part where a gate line intersects an active region and does not exist in an isolation region.例文帳に追加

ＯＮＯ膜がゲートラインと活性領域が交差する部分の半導体基板上にのみ存在して素子分離領域には存在しない。 - 特許庁

To adjust a gate voltage in the case that pluralities of amplifier transistors(TRs) are used or a power supply line connects to a peripheral circuit.例文帳に追加

複数の増幅用トランジスタを用いた場合や、電源線が周辺回路と接続されている場合のゲート電圧の調整を可能とする。 - 特許庁

METHOD AND DEVICE FOR PREDICTING GENERATED POSITION OF WELD LINE OF MOLDINGS, METHOD AND DEVICE FOR OPTIMIZING OPENING AND CLOSING TIME OF VALVE GATE AND STORAGE MEDIUM例文帳に追加

成形品のウエルドラインの発生位置予測方法及び装置並びにバルブゲートの開閉時間最適化方法及び装置並びに記憶媒体 - 特許庁

The gate line has a first width on the active region, and has a second width larger than the first width on the field region.例文帳に追加

前記ゲートラインは、前記アクティブ領域上では第１幅を有し、前記フィールド領域上では前記第１幅より広い第２幅を有する。 - 特許庁

A thin-film transistor(TFT) 10, equipped with a gate electrode 5 connected to a scanning line 2 arranged on a glass board, is arranged on the glass substrate.例文帳に追加

ガラス基板に配置された走査線２と接続されたゲート電極５を有する薄膜トランジスタ（ＴＦＴ）１０をガラス基板上に配置する。 - 特許庁

Thus, the area of the decoder 258 is made to be smaller than that of the conventional gate constitution by roughly 40% to be simplified as constitution of the data line driving circuit.例文帳に追加

これにより、データ線駆動回路の構成として、従来のゲート構成より面積が４０％小さくなり、デコーダ２５８を簡素化できる。 - 特許庁

When this device is provided with a mode enabling the communication through the VoIP line without using the gate keeper, it is automatically switched to the mode.例文帳に追加

また、ゲートキーパーを用いずに、ＶｏＩＰ回線を通じての通信を可能にするモードを備える場合には、当該モードに自動的に切り換える。 - 特許庁

A first transistor has one end and a gate connected to a first power supply line provided with a supply voltage, and the other end connected to a first node.例文帳に追加

第１トランジスタは、電源電圧が供給される第１電源線に一端とゲートとが接続され、他端が第１ノードに接続される。 - 特許庁

A fare for the section in which the transfer ticket is used is transmitted from an automatic ticket gate to a management server, totalized, and costs an X company line.例文帳に追加

振替乗車券利用区間の料金は自動改札機から管理サーバに送信されて集計され、Ｘ会社線に請求される。 - 特許庁

The driving chip is arranged on the display substrate in the second peripheral region adjacent to the second terminal part on the opposite side to the first terminal part of the gate line.例文帳に追加

駆動チップは、ゲートラインの第１端部に対して反対側の第２端部と隣接した第２周辺領域で表示基板に配置される。 - 特許庁

To prevent breakdown of a transistor due to increase in the voltage difference between a gate and a substrate of transistor, when surge is impressed on the power supply line.例文帳に追加

電源ラインにサージが印加された際に、トランジスタのゲートと基板間の電位差が大きくなってトランジスタが破壊されるのを防止する。 - 特許庁

A drive circuit 31 is provided with a gate line control logic circuit 34, a first level shifter module 36, a second level shifter module 38 and a multiplexer 32.例文帳に追加

駆動回路３１は、ゲート線制御論理回路３４と、第１レベルシフターモジュール３６、第２レベルシフターモジュール３６と、マルチプレクサ３２を備えている。 - 特許庁

GATE PATTERNS HAVING STEPS BETWEEN EACH OTHER, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE WITH CONNECTION LINE LOCATED BETWEEN THE PATTERNS, AND METHOD OF FORMING THE PATTERNS例文帳に追加

互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法 - 特許庁

A second gate electrode on a simple matrix type TFT cell is solid-bonded onto a bit line of a simple matrix type ferroelectric capacitor cell.例文帳に追加

単純マトリクス型強誘電体キャパシタセルのビット線上に単純マトリクス型ＴＦＴセル上の第２ゲート電極とを固体接合する。 - 特許庁

A capacitance forming electrode pattern is formed in a gate leader line forming region 31B of a first TAB block 50B-1.例文帳に追加

静電容量形成用電極パターン６０が第１のＴＡＢブロック５０Ｂ−１のゲート引出し線形成領域３１Ｂに形成してある。 - 特許庁

When a first scanning line SL10 becomes high, the gate potential of the transistor Tr21 is raised and the OLED20 is turned off.例文帳に追加

第１の走査線ＳＬ１０がハイになると第４のトランジスタＴｒ２１のゲート電位がたたき上げられて第２のＯＬＥＤ２０が消灯する。 - 特許庁

A gate terminal is set in the key point of each traffic facility, and the on-line settlement of transportation expenses is executed through infrared communication from the user terminal.例文帳に追加

各交通機関の要所にはゲート端末が設けられており、ユーザ端末から赤外線通信を行って交通費はオンライン決済される。 - 特許庁

After a polyimide film is formed to cover source line terminals outside a pixel matrix, a gate-insulating film 719 is formed and the polyimide film is removed.例文帳に追加

そして、画素マトリックス外のソース線端子を覆うポリイミド膜を形成した後、ゲート絶縁膜７１９を成膜し、ポリイミド膜を除去する。 - 特許庁

A capacitor element C includes a first electrode E1 connected to a gate of the driving transistor TDR and a second electrode E2 connected to a signal line 15.例文帳に追加

容量素子Ｃは、駆動トランジスタＴDRのゲートに接続された第１電極Ｅ1と信号線１５に接続された第２電極Ｅ2とを含む。 - 特許庁

In a bias circuit 11 of an FET 6, a first resistor 1 is connected through a microstrip line 5 to a gate terminal 7 of the FET 6.例文帳に追加

ＦＥＴ６のバイアス回路１１において、第１の抵抗器１はマイクロストリップ線路５を介してＦＥＴ６のゲート端子７に接続される。 - 特許庁

A data wiring comprising a data line 171, a source electrode and a drain electrode 175 is formed on the semiconductor layer or the gate insulating film.例文帳に追加

半導体層またはゲート絶縁膜上にはデータ線１７１、ソース電極及びドレーン電極１７５を含むデータ配線が形成されている。 - 特許庁

One end of the capacitive element C1 connects with the gate of the transistor T1 and the other end of the capacitive element C1 connects with the power source line VDDL.例文帳に追加

容量素子Ｃ１の一端がトランジスタＴ１のゲートに接続され、容量素子Ｃ１の他端が電源線ＶＤＤＬに接続されている。 - 特許庁

An L-level potential of the gate line drive signal G is raised or lowered by turning on either one of transistors Q2A, Q2B alternatively.例文帳に追加

トランジスタＱ２Ａ，Ｑ２Ｂの一方が選択的にオンにすることにより、ゲート線駆動信号ＧのＬレベルの電位は上昇または下降する。 - 特許庁

The word line is connected to an inverting element, and this element is connected to a transistor for grounding the gate of a variable threshold value transistor 11b at a memory cell 11.例文帳に追加

ワード線は反転素子に接続されこれはメモリセル１１の可変しきい値トランジスタ１１ｂのゲートを接地するトランジスタに接続される。 - 特許庁

In the gate line driving method for the liquid crystal display device, scanning signals falling at the same time are applied to at least more than two gate lines, the rising times of the signals are mutually made different, and thus image signals are sampled by the pixels of the corresponding gate lines at mutually different rising times while a plurality of gate lines are simultaneously driven and the line time is expanded.例文帳に追加

また、本発明の方法は、液晶表示装置のゲートラインを駆動する方法において、少なくとも2つ以上のゲートラインに同時に下降するスキャン信号を印加し、かつ、上記スキャン信号の上昇する時間を互いに異にすることにより、複数個のゲートラインを同時に駆動しながらも互いに異なる上昇時間に画像信号を対応する上記ゲートラインのピクセルによりサンプル化して、また、ラインタイムを拡張することができることを特徴とする。 - 特許庁

To provide a technology for preventing corrosion of a metal line end surface caused by moisture entering from a crack, and preventing a metal line such as a gate line constituting a liquid crystal display part for driving a liquid crystal display device from being corroded even if the metal line end surface is corroded.例文帳に追加

クラックからの水分侵入に起因する金属配線端面の腐食防止、あるいは金属配線端面の腐食が生じている場合でも該腐食が液晶表示装置を駆動する液晶表示部分を構成するゲート線等の金属配線にまで到達することを防止する技術を提供する。 - 特許庁

A cell circuit 100 provided at the intersecting points between the scanning line 131 and the reading line 121 includes a photodiode 112 in which the flowing current changes in accordance with amount of incident light and a TFT 114 which is connected at the gate thereof with the cathode of the photodiode 112, at the source thereof with the scanning line 131, and at the drain thereof with the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

A cell circuit 100 provided at an intersecting point between a scanning line 131 and a reading line 121 includes: a photodiode 112 in which the flowing current changes in accordance with the amount of incident light; and a TFT 114 which has a gate connected to a cathode of the photodiode 112 and has a source connected to the scanning line 131 and has a drain connected to the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

A cell circuit 100 provided at an intersection of a scanning line 131 and a reading line 121 has a photodiode 112 in which a flowing current changes depending on an incident light amount, and a TFT 114 whose gate is connected to a cathode of the photodiode 112, whose source is connected to the scanning line 131, and whose drain is connected to the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

Moreover, by forming a groove 6 on the film 3 under the line 71, the gap between the line 71 and a pixel electrode 9 is effectively expanded and a point failure such as a short circuit between the data line and the pixel electrode caused by a-Si residuals being produced in a conventional circumstance in which the gate insulation film exists under the data line is reduced.例文帳に追加

また、データ線７１下のゲート絶縁膜３に溝６を形成することで、データ線３と画素電極９との間隔が実効的に広がり、データ線下のゲート絶縁膜がある従来の状況で生じていたａ−Ｓｉ残りによるデータ線と画素電極がショートする点欠陥の低減も可能となる。 - 特許庁

In the image driving element sheet, a plurality of thin film transistors coupled via a gate bus line and a source bus line are formed on a support sheet, the thin film transistors have source electrodes and drain electrodes coupled by channels consisting of gate electrodes, gate insulation layers, semiconductor layers in this order and the pixel electrodes are joined with the drain electrodes via an anisotropic conductive film.例文帳に追加

支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の薄膜トランジスタが形成され、該薄膜トランジスタはゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をこの順に有し、画素電極が異方性導電膜を介してドレイン電極と接合されている画像駆動素子シート。 - 特許庁

The system receives power supply from a power line L1 through a gate device 3 by connecting a connector 7 to a power circuit junction 6A and information circuit junction 6B provided on the front of the gate device 3 which is installed within a switch box 2, and receives from and transmits to the gate device 3 an information signal transmitted to an information line L2.例文帳に追加

ゲート装置３は、スイッチボックス２内に取付けられるゲート装置３の前面部に設けた電力路接続口６Ａ及び情報路接続口６Ｂにコネクタ７を接続することによりゲート装置３を介して電力線Ｌ１からの電力の供給を受け、また情報線Ｌ２に伝送する情報信号をゲート装置３との間で授受することができる。 - 特許庁