「MCR」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A measuring response receiving part 33 receives a response MCR to the transmitted measuring command MC from the receiving device.例文帳に追加

計測応答受信部３３は、送信された計測コマンドMCに対する、受信機器からの応答MCRを受信する。 - 特許庁

A storage part 34 stores the authentication data R of the measuring command MC, response data S of the response MCR from the receiving device, and a response generation time T.例文帳に追加

記憶部３４は、計測コマンドMCの認証データR、および受信機器からの応答MCRの応答データSと応答生成時間Tを記憶する。 - 特許庁

A rate measurement section 1 refers to the virtual MCR value stored in the virtual MCR storage section 7 to discriminate whether or not an input cell rate of each active connection exceeds the virtual MCR value.例文帳に追加

レート計測部１は、仮想ＭＣＲ格納部７に格納されている仮想ＭＣＲ値を参照して、各アクティブコネクションの入力セルレートがその仮想ＭＣＲ値を越えているか否かを判断する。 - 特許庁

Natural frequency of the shaft device to the two-node (k) torsional oscillation mode is within the range of 8.5×MCR to 12.0×MCR, when MCR is rpm of an engine in the full engine load.例文帳に追加

２節（ｋ）捩れ振動モードに対する軸装置の固有振動数は、ＭＣＲが全エンジン負荷時のエンジンのｒｐｍである場合、８．５×ＭＣＲ乃至１２．０×ＭＣＲの範囲にある。 - 特許庁

An MCR decision part 1109 and a cell buffer decision part 1105 of the communication element 1100 decides the MCR of the VC of arriving cells and sends the cells to one of cell buffers 1101-1 to 1101-n according to the MCR.例文帳に追加

通信要素１１００において、ＭＣＲ判定部１１０９およびセルバッファ判定部１１０５は、到着するセルのＶＣのＭＣＲを判定し、ＭＣＲの大きさに応じて、セルバッファ１１０１−１〜１１０１−ｎのいずれか１つにセルを送信する。 - 特許庁

DSL DEVICE, SERVICE CLASS CONTROLLER, AND METHOD FOR GUARANTEEING MCR IN DSL DEVICE例文帳に追加

ＤＳＬ装置及びサービスクラス制御装置並びにＤＳＬ装置におけるＭＣＲ保証方法 - 特許庁

ATM UNIT, SERVICE CLASS CONTROLLER AND METHOD FOR GUARANTEEING MCR IN ATM UNIT例文帳に追加

ＡＴＭ装置及びサービスクラス制御装置並びにＡＴＭ装置におけるＭＣＲ保証方法 - 特許庁

A reference memory cell MCr is connected to two reference bit lines BLref 0-1.例文帳に追加

参照メモリセルＭＣｒは、２本の参照ビット線ＢＬｒｅｆ０−１に接続される。 - 特許庁

Since the DSL sync signal changes the state several to several tens times per day, the expensive high speed hardware is not required for calculating the MCR threshold value.例文帳に追加

DSL同期信号の状態変化は、１日、数回〜数十回程度であるので、MCR閾値を算出するために高速動作が可能な高価なハードウェアは必要ない。 - 特許庁

To guarantee common MCR for each connection contained in a service class without using an expensive high speed operating hardware in a DSL device.例文帳に追加

DSL装置において、高速動作が可能な高価なハードウェアを使用することなく、サービスクラスに収容されている各コネクションに対して共通のMCRを保証する。 - 特許庁

A re-calculation circuit 6 acquires an MCR(minimum cell rate) value with respect to each connection stored in an MCR storage section 5 to execute calculation in order to impartially distribute an idle band in an FIFO 2 to an active connection.例文帳に追加

再計算回路６は、ＭＣＲ格納部５に格納されている、各コネクションに対するＭＣＲ値を取得して、ＦＩＦＯ２の空き帯域をアクティブコネクションに公平に配分するための計算を行う。 - 特許庁

To provide a band assignment method and a band assignment circuit by which a burst transmission band of an MCR user is enhanced more in comparison with that of the GFR.例文帳に追加

ＭＣＲユーザのバースト伝送帯域がＧＦＲに比べて向上する帯域割当方法及び帯域割当回路を提供する。 - 特許庁

From a relationship of a Cr decreasing amount in the matrix to boron addition, the minimum Cr amount (MCr) required for ensuring the corrosion resistance of use material by addition B amount (MB) required for enhancing storage density is decided by a following expression; MCr>16+3MB.例文帳に追加

そこで、ボロン添加に対するマトリックス中のＣｒ減少量の関係から、貯蔵密度を高めるために必要な添加Ｂ量（Ｍ_B ）によって、使用材料の耐食性を確保するために必要な最低Ｃｒ量（Ｍ_Cr）を以下の式によって決定する。 - 特許庁

To provide a flow control method which can guarantee a band of a minimum cell rate (MCR) with simple constitution by reducing a burst increase in the traffic in an ATM communication network and a communication element which actualizes it.例文帳に追加

ＡＴＭ通信網において、網内でのトラヒックのバースト性を低減し、簡単な構成で最小セルレート（ＭＣＲ）の帯域を保証できるフロー制御方法およびそれを実現する通信要素を提供する。 - 特許庁

Silicide layers 18 are embedded in a pair of the drain diffusion regions 14 of a memory cell MCL and source diffusion regions 15 of a memory cell MCR, and the bottom surface of the silicide layer 18 reaches a silicon oxide film 11.例文帳に追加

一対のメモリセルＭＣＬ、ＭＣＲのドレイン拡散領域１４、ソース拡散領域１５にシリサイド層１８が埋め込まれ、シリサイド層１８の底面はシリコン酸化膜１１まで達している。 - 特許庁

That is, a cell output timing arrives from any input buffer, the cell input buffer 1 does not output cells continuously but the traffic control section 12 gives the transmission permission to the cell input buffer 1 at an interval to satisfy a minimum cell rate MCR.例文帳に追加

つまり、入力バッファからのセル出力タイミングが到来すると、連続的にセル入力バッファ１からセルを出力させるのではなく、ＭＣＲを満足するように飛び飛びの間隔でセル入力バッファ１に対して送信許可を出す。 - 特許庁

An MCS (modulation and coding scheme) selection section 144a selects the modulation scheme and the coding rate of an MCS of a rate designated by an MCS selection table 132a and outputs to a modulation section 145 the calibration data, the modulation system and the coding rate of the MCR.例文帳に追加

ＭＣＳ選択部１４４ａは、ＭＣＳ選択テーブル１３２ａから指定されたレートのＭＣＳの変調方式と符号化率を選択し、送信先、キャリブレーションデータ及びＭＣＲの変調方式と符号化率を変調部１４５に出力する。 - 特許庁

A test interface circuit TIC provided between a mixed memory MCR and a test data input/output terminal 9 is provided with a first-in/first-out circuit 10 storing successively test data, and latency of data read out from the mixed memory is adjusted.例文帳に追加

混載メモリ（ＭＣＲ）とテストデータ入出力端子（９）の間に設けられるテストインターフェイス回路（ＴＩＣ）において、テストデータを順次格納するファーストイン・ファーストアウト回路（１０）を設け、混載メモリから読出されたデータのレイテンシを調整する。 - 特許庁

Next, a polar electrode 12 formed of copper is formed by a metal film forming method so-called the Metal Chloride Reduction Chemical Vapor Deposition (MCR-CVD) method on the upper surface of connecting pad of wiring 7 within the aperture 11 of the overcoating film 10.例文帳に追加

次に、オーバーコート膜１０の開口部１１内の配線７の接続パッド部上面に、塩化金属還元気相成長（ＭＣＲ−ＣＶＤ：Metal Clloride Reduction Chemical Vapor Deposition）法と呼ばれる金属成膜法により、銅からなる柱状電極１２を形成する。 - 特許庁

A host test interface circuit TICU transmits a test control signal TCMD externally inputted or the like to each of the test interface circuits TIC0-TIC2 or selected one of the test interface circuits TIC0-TIC2 in accordance with a memory core selecting signal MCR <1:0>.例文帳に追加

上位テストインターフェイス回路ＴＩＣＵは、外部から入力されるテスト制御信号ＴＣＭＤ等を、メモリコア選択信号ＭＣＲ＜１：０＞に応じて、テストインターフェイス回路ＴＩＣ０〜ＴＩＣ２の各々、もしくはテストインターフェイス回路ＴＩＣ０〜ＴＩＣ２の選択された１個に対して伝達する。 - 特許庁

A data shifter 20 shifts read-out data by N clock cycles (N is integer of 0 or more) of the internal test clock signal to output read-out data from the DRAM core MCR operating based on the internal test clock signal at the time of a test mode from the test pin terminal group TPG synchronizing with the external clock signal.例文帳に追加

データシフタ２０は、テストモード時においては内部テストクロック信号に基づいて動作するＤＲＡＭコアＭＣＲからの読出データを、外部クロックテスト信号に同期してテストピン端子群ＴＰＧから出力するために、読出データを内部テストクロック信号のＮクロックサイクル（Ｎは０以上の整数）だけシフトさせる。 - 特許庁