「Tri-State」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Since an inactive time exists in the tri-state inverters 2, 3 at switching, no through-current is produced between the tri-state inverters 2, 3.例文帳に追加

切り替え時にトライステートインバータ２，３の非活性時間が存在し、トライステートインバータ間に貫通電流は生じない。 - 特許庁

The tri-state output buffer 5 is controlled by a CPU 1.例文帳に追加

トライステート出力バッファ５はＣＰＵ１によって制御される。 - 特許庁

In the first mode, the output signal of the tri-state driver is a function of the input voltage level and in the second mode, the output of the tri-state driver is in a high-impedance state.例文帳に追加

トライステート・ドライバの出力信号は第１のモードでは、入力電圧レベルの関数であり、第２のモードでは、高インピーダンス状態である。 - 特許庁

To provide a tri-state buffer circuit with a small area and also with small delay and an integrated circuit having the tri-state buffer circuit.例文帳に追加

面積が小さくて、遅延も小さいトライステートバッファ回路および、このトライステートバッファ回路を備えた集積回路を提供することにある。 - 特許庁

To realize a rewritable logical circuit without using a tri-state buffer.例文帳に追加

トライステートバッファを使用せずに、書き換え可能な論理回路を実現する。 - 特許庁

INTERMEDIATE POTENTIAL DETECTING CIRCUIT AND TRI-STATE BUS POTENTIAL FIXING CIRCUIT THEREWITH例文帳に追加

中間電位検出回路およびそれを備えるトライステートバス電位固定回路 - 特許庁

A ground voltage is regarded as ground voltages of the level shift circuit and the tri-state buffer circuit.例文帳に追加

接地電圧はレベルシフト回路及びトライステートバッファ回路の接地電圧とされる。 - 特許庁

To avoid the output data of a tri-state logic from colliding on a common bus.例文帳に追加

トライステートロジックの出力データが共通バス上で衝突することを回避する。 - 特許庁

The frequency divider 17 outputs a carry signal CY to its own reset terminal R via a tri-state buffer 13 and outputs the carry signal CY to a reset terminal R of the frequency divider 27 via tri-state buffers 13, 14, input output ports 31, 41 and a tri-state buffer 25 in this order respectively.例文帳に追加

分周器１７はキャリー信号ＣＹを、トライステートバッファ１３を介して自身のリセット端Ｒへ、またトライステートバッファ１３，１４、入出力ポート３１，４１、トライステートバッファ２５をこの順に介して分周器２７のリセット端Ｒへ、それぞれ出力する。 - 特許庁

This tri-state solenoid valve 10 for controlling fluid flow has an engaging means 22 capable of being engaged with a fluid supply source to connect the tri-state solenoid valve with the fluid supply source.例文帳に追加

流体流れ制御用３状態電磁弁１０は、この３状態電磁弁を流体供給源と接続するために流体供給源と係合可能である係合手段２２を有する。 - 特許庁

The output of each of the tri-state drivers is coupled together and forms an output of the programmable delay circuit.例文帳に追加

各トライステート・ドライバの出力は、一緒に結合され、プログラマブル遅延回路の出力を形成する。 - 特許庁

The output of the tri-state buffer is connected to a second bus, through a matching network if necessary.例文帳に追加

トライステートバッファの出力は、必要に応じて整合ネットワークを介して、第２のバスに接続される。 - 特許庁

A tri-state buffer has a main input connected to receive the resonator signal through a buffer.例文帳に追加

トライステートバッファがバッファを介して共振器信号を受信するように接続された主入力を有する。 - 特許庁

The tri-state buffers 10a, 10b, and 10c are supplied with corresponding enable signals EN1, EN2, and EN3.例文帳に追加

各３ステートバッファ１０ａ，１０ｂ，１０ｃにはそれぞれイネイブル信号ＥＮ１，ＥＮ２，ＥＮ３が対応供給されている。 - 特許庁

A tri-state area is a place where three states either meet at one point or are in proximity to each other. 例文帳に追加

三州地区とは3つの州が1点で出会っているか、または非常に近接している場所である。 - Weblio英語基本例文集

To provide the bus conflict preventing circuit which prevents unnecessary data from being sent out of other tri-state buffers which have failed to acquire the bus right because of slight time differences after access to the tri-state buffer having acquired the bus right at the earliest is completed.例文帳に追加

一番早くバス権を獲得した３ステートバッファのアクセス終了後、少しの時間差でバス権を取れなかった他の３ステートバッファからの不要データ送出を止めるバス競合防止回路の提供にある。 - 特許庁

The tri-state value identification circuit 101 consists of limiter amplifiers 105-107 and flip-flop circuits 108-110.例文帳に追加

ここで、３値識別回路１０１は、リミッタアンプ１０５〜１０７とフリップフロップ１０８〜１１０から構成されている。 - 特許庁

To provide a tri-state buffer circuit that realizes high circuit integration of a semiconductor integrated circuit in spite of its small size.例文帳に追加

小さいサイズで半導体集積回路の高集積化を実現するトライステートバッファ回路を提供する。 - 特許庁

The method further includes the steps of generating a global select signal to enable one of the plurality of tri-state devices and selecting a corresponding local bit line to drive the output of the enabled tri-state device.例文帳に追加

方法は、複数のトライステイト・デバイスのうちの１つを有効にするためのグローバル選択信号を生成し、有効とされたトライステイト・デバイスの出力を駆動するために対応するローカルビット線を選択するステップをさらに含んでいる。 - 特許庁

To provide a bus controller for evading a bus fight in a continuous access without using a tri-state buffer and a bus holding means.例文帳に追加

トライステートバッファ及びバスホールド手段を使用せずに連続アクセス時のバスファイトを回避するバス制御装置を提供。 - 特許庁

This tri-state sensing circuit is provided with 1st and 2nd switching sections 31, 33 and a sensing signal generating section 35.例文帳に追加

このトライステート感知回路は、第1及び第2スイッチング部３１及び３３、並びに感知信号発生部３５を備える。 - 特許庁

A programmable delay circuit includes a plurality of delay blocks, a plurality of corresponding tri-state drivers and at least one decoder.例文帳に追加

プログラマブル遅延回路は、複数の遅延ブロック、複数の対応するトライステート・ドライバ、および少なくとも１つのデコーダを含む。 - 特許庁

The device for short circuiting between the LSI terminals includes ring wiring for short circuiting, stretched into a shape of ring on the periphery of the terminal of the LSI, a tri-state gate connected with the ring wiring for the short circuit between the terminals in the LSI, and has an enable signal which turns on/turns off the tri-state gate.例文帳に追加

本発明はLSIの端子周辺にリング状に張られた短絡用リング配線と、当該短絡用リング配線とLSI内の各端子間に接続されたトライステートゲートと、トライステートゲートをオン・オフするイネーブル信号を有している。 - 特許庁

A clock generating part 4 for generating clock signals is connected to the watch dog timer IC 2 through a tri-state output buffer 5.例文帳に追加

ウォッチドッグタイマＩＣ２にはクロック信号を発生するクロック発生部４がトライステート出力バッファ５を介して接続されている。 - 特許庁

To provide a tri-state solenoid valve composed of two two-way valves free of failure mode in which supply source pressure is discharged.例文帳に追加

供給源圧力が排気されるという故障モードの可能性がない２個の２方向弁からなる３状態電磁弁を提供する。 - 特許庁

The first and second selectors are switched by a mode signal output from a TAP controller 15, conditions of an interactive terminal/tri-state terminal are controlled by an output from the second boundary scan register, and an output signal from the first boundary scan register is output to the interactive terminal/tri-state terminal.例文帳に追加

ＴＡＰコントローラ１５から出力されるモード信号により第１、第２のセレクタが切り替えられ、第２のバウンダリスキャンレジスタの出力により双方向端子・トライステート端子の状態を制御し、第１のバウンダリスキャンレジスタからの出力信号を双方向端子・トライステート端子に出力する。 - 特許庁

A tri-state transmission circuit 101 is shifted from a high impedance state to a data output state, after preset data (dummy data) are transmitted to a bus 1108, substantial data 1107 are sequentially transmitted to the bus 1108.例文帳に追加

３ステート送信回路１０１を高インピーダンス状態からデータ出力状態に遷移させ、プリセット（ダミーデータ）をバス１１０８に送信させた後に、本来のデータを１１０７をバス１１０８に順次送信する。 - 特許庁

Consequently, the gate having accessed the enable signal at the earliest drives the tri-state buffer and masks gates gaining access later so that a bus conflict is prevented.例文帳に追加

これにより、イネイブル信号を一番早くアクセスしたものが３ステートバッファを駆動し、後からアクセスしたものをマスクしてバス競合を防止する。 - 特許庁

Only when they match each other, a tri-state buffer 4g enables the flash memory chip 6 to be read.例文帳に追加

そして、コンペアレジスタ４ｆによる比較結果が一致した場合のみ、トライステイトバッファ４ｇによってフラッシュメモリチップ６に対する読み出しが許可される。 - 特許庁

To provide a bus line switching circuit for switching bus lines without causing a through-current in the case of using tri-state inverters to switch data of different sets given to the bus lines.例文帳に追加

バスラインへ入力する異なる組のデータをトライステートインバータにより切り替える際に、貫通電流を発生させないバスライン切り替えを行う。 - 特許庁

The tri-state driver is operative, in one of at least a first mode and a second mode as a function of the corresponding one of the control signals.例文帳に追加

トライステート・ドライバは、制御信号のうちの対応する１つに応じて、少なくとも第１のモード、および第２のモードのうちの一方で動作する。 - 特許庁

To provide a tri-state bus circuit with a wide operation margin by reducing an amount of hardware, thereby shortening an inter-latch distance and enhancing data transfer performance.例文帳に追加

ハードウェア量を削減して、ラッチ間距離を短縮させ、データ転送性能の向上を図り、動作マージンの広いトライステートバス回路を提供する。 - 特許庁

This swapper includes pairs 106 and 107, and 108 and 109 of series-connection latches and tri-state circuits which are each connected in parallel to each data direction.例文帳に追加

このスワッパは、各データ方向に１つずつで並列に接続された、直列接続ラッチとトライステート回路の対１０６、１０７；１０８、１０９を含む。 - 特許庁

The circuit 4 is configured by parallelly connecting a tri-state buffer 41 whose driving capability is large and a buffer 42 whose driving capability is small.例文帳に追加

出力バッファ回路４は、駆動能力の大きいトライステートバッファ４１と駆動能力の小さいバッファ４２とを並列に接続して構成する。 - 特許庁

In one embodiment, the first and second pulse signals are regenerated and amplified before they are input into a tri-state buffer to recover the clock signal.例文帳に追加

一実施態様では、第１のパルス信号と第２のパルス信号を再発生し増幅した後に３状態バッファに入力してクロック信号を再生する。 - 特許庁

When an input selection signal of an SEL 7 goes to a 'Hi' from a 'Lo', an output of an OR gate 12 shifts from the 'Lo' to the 'Hi' and the tri-state inverter 2 is disabled.例文帳に追加

ＳＥＬ７の入力選択信号“Ｌｏ”から“Ｈｉ”へ移行し、ＯＲゲート１２出力は“Ｌｏ”から“Ｈｉ”へ移行、トライステートインバータ２は非イネーブルになる。 - 特許庁

Normally, the tri-state output buffer 5 does not allow the clock signals to pass therethrough, and only watch dog monitoring pulses outputted from the CPU 1 are inputted into the watch dog timer IC 2.例文帳に追加

通常、トライステート出力バッファ５はクロック信号を通過させず、ＣＰＵ１から出力されるウォッチドッグ監視パルスのみがウォッチドッグタイマＩＣ２に入力される。 - 特許庁

When an output of a NAND gate 11 goes to the 'Lo' after a delay time of a delay buffer 13 after the input selection signal goes to the 'Hi', the tri-state inverter 3 is enabled.例文帳に追加

トライステートインバータ３は、入力選択信号が“Ｈｉ”へ移行後の、遅延バッファ１３の遅延時間後に、ＮＡＮＤゲート１１出力が“Ｌｏ”へ移行してイネーブルになる。 - 特許庁

Only when the test results and expected value are uncoincident with each other, only corresponding test results are outputted to the outside by outputting the control signal to the corresponding tri-state buffer 23.例文帳に追加

テスト結果と期待値とが不一致の場合のみ、制御信号を対応するトライステートバッファ（２３）へ出力して、対応するテスト結果のみを外部へ出力する。 - 特許庁

In order to reduce power consumption, a method of driving the global bit line includes the step of coupling the plurality of local bit lines to the global bit line through a plurality of tri-state devices.例文帳に追加

消費電力低減のために、グローバルビット線を駆動する方法は、トライステイト・デバイスを介してグローバルビット線に複数のローカルビット線をつなぐステップを含んでいる。 - 特許庁

To obtain a tri-state buffer circuit whose operating speed is increased by decreasing the load when viewed from a signal input node while minimizing the signal delay.例文帳に追加

信号の遅延を最小限に抑制しながら、信号入力ノードからみた負荷の低減により動作速度の高速化を図ったトライステートバッファ回路を提供する。 - 特許庁

During a test, a signal is sent from a test input terminal to drive the test control circuit, a signal is output from the output side of an input/output tri-state circuit provided for use in test, and the drive result is observed at an input buffer of the input/output tri-state circuit, thereby checking whether the pull-up and pull-down resistance of a load is present.例文帳に追加

テスト時にはテスト用入力端子から信号を送りテスト制御回路を駆動し、テスト用に設けた入出力トライステート回路の出力側から信号を出力し、その駆動結果を入出力トライステート回路の入力バッファで観測することにより、負荷のプルアップ、プルダウン抵抗があるかどうかをチェックする。 - 特許庁

This skin detergent contains a liquid state oil component at 25°C, dissolvable with water by 1-15 mass % at 25°C and also dissolvable with glycerol tri-2-ethylhexanoate by ≥5 mass % and a surfactant.例文帳に追加

２５℃で水に１〜１５質量％溶解し、かつトリ２−エチルヘキサン酸グリセリルに５質量％以上溶解する２５℃で液状の油分と、界面活性剤とを含有する皮膚洗浄料。 - 特許庁

To provide a tri-state CMOS output buffer that has an output node and a protection circuit for preventing an integrated circuit from being destroyed, when a bus voltage exceeds a power supply reference voltage.例文帳に追加

バス電圧が電源参照電圧を越えた時に、集積回路の破壊を防ぐ保護回路及び出力ノードを有する３状態ＣＭＯＳ出力バッファを提供する。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁