「block length control」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Based on the error notice and various parameters from the variable length decoding part 61, the replacing block control part 63 judges an abnormal spot, determines the block to replace the macro block and controls a macro block coefficient sequence generating part 64 and a switch 65 corresponding to the determined result.例文帳に追加

置換区間制御部６３は、可変長復号部６３からのエラー通知と各種パラメータに基づいて、異常箇所を判断してマクロブロックを置換する区間を決定し、決定結果に対応してマクロブロック係数系列発生部６４、およびスイッチ６５を制御する。 - 特許庁

Besides, the variable length decoding part 61 detects an error (decoding disable error macro block) in the inputted data stream and reports it to a replacing block control part 63.例文帳に追加

また、可変長復号部６１は、入力されたデータストリーム中のエラー（復号不能なエラーマクロブロック）を検出して置換区間制御部６３に通知する。 - 特許庁

When the block header is sent from the PC 3 under this condition (C13), the exclusive control by the PC 3 is started (C14) and transmission between the PC 3 and a USB storage 14 is permitted for the length of the data specified by the block header.例文帳に追加

この状態で、PC3からブロックヘッダが送信されると(C13)、PC3による排他制御が開始され(C14)、ブロックヘッダで特定されるデータ長の間、PC3とUSBストレージ14との間で伝送を許可する。 - 特許庁

Further, the variable length decoding part 61 outputs various parameters or number of decoded macro blocks described in the decoded header to the replacing block control part 63 and a variable length encoding part 66.例文帳に追加

さらに、可変長復号部６１は、解読したヘッダに記述されている各種パラメータ、および復号済みマクロブロック数等）を置換区間制御部６３および可変長符号化部６６に出力する。 - 特許庁

Each node finds the total data length of synchronous communication data to be transmitted in one cycle, for example (S11), finds the remainder by dividing this total data length with the data length of a data block (S12), obtains the information of the unit by utilizing this remainder (ST13-ST18) and reports it to the control node (ST19).例文帳に追加

各ノードは、例えば１サイクル内に発信する同期通信データの合計データ長を求め（S11）、この合計データ長をデータブロックのデータ長で割って余りを求め（S12）、この余りを利用して単位の情報を得（ST13〜ST18）、これを制御ノードに通知する（ST19）。 - 特許庁

In this error control system, contents 1 are sent to a reception station R, and when a reception discrimination block 6 returns a NAK signal, a packet length control block 2 receives a packet of the contents 1 from a transmission buffer memory 9 to reconfigure the packet.例文帳に追加

コンテンツ１を受信局Ｒに送信し、受信判定ブロック６からＮＡＫ信号が返信されたときに、パケット長制御ブロック２は、送信用バッファメモリ９からコンテンツ１のパケットを受け取り、パケットの再構成を行う。 - 特許庁

The difference calculation block 1021 of a control FFT section 111 calculates difference data between: a signal out of the section of the demodulation FFT window and within the section of the control FFT window and separated from a signal within the section of the demodulation FFT window and out of the section of the control FFT window by effective symbol length; and the latter signal.例文帳に追加

制御用FFT部１１１の差分演算部１０２１は、復調用FFT窓の区間外かつ制御用FFT窓の区間内にあって、復調用FFT窓の区間内かつ制御用FFT窓の区間外の信号と有効シンボル長だけ離れた信号との差分データを演算する。 - 特許庁

The magnet of continuous length 1 is constituted of the particles of rare earth magnetic powder and a thermoplastic resin, a fluidity providing agent, a pigment, a magnet block 2 consisting of mixed wax and electric charge control agent, and a reinforcing member 3 for reinforcing the magnet block 2 while at least one part of the reinforcing member 3 is arranged in the magnet block 2.例文帳に追加

希土類磁性粉と熱可塑性樹脂粒子と、流動性付与剤、顔料、ワックス及び帯電制御剤が混合されてなるマグネットブロック２と、該マグネットブロック２を補給する補強部材３とからなり、該補強部材３の少なくとも一部がマグネットブロック２の内部に配置されている長尺マグネット１である。 - 特許庁

A plasma display device has a plurality of address driver ICs 31 for supplying prescribed signal voltages corresponding to video signals to address electrodes of a plasma display panel and a control circuit block 23 for outputting signals which operate the address driver ICs 31, and a plurality of transmission paths 32 connecting the plurality of address driver ICs 31 and the control circuit block 23 respectively have nearly the same total wiring length each other.例文帳に追加

プラズマディスプレイパネルのアドレス電極に映像信号に応じた所定の信号電圧を供給する複数個のアドレスドライバＩＣ３１と、このアドレスドライバＩＣ３１を動作させる信号を出力する制御回路ブロック２３とを有し、複数個のアドレスドライバＩＣ３１と制御回路ブロック２３とをそれぞれ結ぶ複数の伝送経路３２のトータル配線長をほぼ同じ配線長とした。 - 特許庁

To obtain a block copolymer composed of chemically bonded PP segments and poly(ethylene-co-propylene) segments by varying the length of the tube as the zone for polymerization into poly(ethylene-co-propylene) segments with the length of the tube as the zone for polymerization into PP segments to control the content of poly(ethylene-co-propylene) segments.例文帳に追加

ポリプロピレンセグメントとポリ（エチレン-ｃｏ-プロピレン）セグメントが化学的に結合した真のブロックコポリマーであるポリプロピレン-ｂ-ポリ（エチレン-ｃｏ-プロピレン）を、ポリ（エチレン-ｃｏ-プロピレン）セグメント中のエチレン含有率を一定にして、ポリ（エチレン-ｃｏ-プロピレン）セグメントの含有率を所望の値に、正確に制御する方法を提供すること。 - 特許庁

An address predecoding circuit 4 and a control signal generating circuit 6 are provided with a program circuit, so as to lower the power consumption by activating only an irreducible memory block 2 for use, wherein page length is not necessary and activate a desired number of memory blocks for use in which page length is required.例文帳に追加

ページ長を必要としない用途に適用される場合には、最小限のメモリブロック（２）のみ活性化することで低消費電力化を図り、ページ長を必要とされる用途に適用される場合には、それに応じて所望の個数のメモリブロック（２）を活性化するようアドレスプリデコーダ回路（４）および制御信号発生回路（６）にプログラム回路を設ける。 - 特許庁

A compressor 0102 that compresses data accumulated in a buffer memory 0101 into fixed-length coded data per the prescribed number of pixels (16×16) block, an image memory 0103 that accumulates coded data, and a control device 0100 that controls input and output of each device and timing of processing are provided.例文帳に追加

バッファメモリ0101に蓄積された画像データを所定画素数(16×16)のブロック毎に固定長の符号データに圧縮する圧縮装置0102、符号データを蓄積する画像メモリ0103、各装置の入出力や処理のタイミングを制御する制御装置0100を備える。 - 特許庁

The image encoding apparatus includes a DCT (Discrete Cosine Transform) circuit 104, a quantization circuit 105, a variable length encoding circuit 106, a reverse quantization circuit 108, an IDCT (Inverse Discrete Cosine Transform) circuit 109, an S/N ratio calculation circuit 113, a block determination section 115, and a rate control section 116.例文帳に追加

画像符号化装置は、ＤＣＴ回路１０４、量子化回路１０５、可変長符号化回路１０６、逆量子化回路１０８、ＩＤＣＴ回路１０９、ＳＮ比算出回路１１３、ブロック判定部１１５、レート制御部１１６を備える。 - 特許庁

The exhaust emission control device employs structure of exhaust system in which exhaust systems are collected from each cylinder in an engine head block 3 and the length from each cylinder to a first catalytic converter 4 is shortened, and a catalyst in which wash coat layers are thinned and voids are formed in the wash coat layers.例文帳に追加

エンジンヘッドブロック３内で各気筒からの排気系統を集合させ各気筒から第１触媒コンバータ４までの長さを短くした排気系統の構造およびウォッシュコート層を薄くしかつウォッシュコート層内に空隙を設けた触媒を用いた。 - 特許庁

A NAND type memory 1 has a tunnel insulation layer 12, a charge storage layer 13, and a charge block layer 14, provided on an upper surface of a semiconductor substrate 11, and a plurality of control gate electrodes 15 and inter-cell insulating films 16 are provided thereupon alternately in a channel-length direction.例文帳に追加

ＮＡＮＤ型メモリ１において、半導体基板１１の表面上に、トンネル絶縁層１２、電荷蓄積層１３、電荷ブロック層１４を設け、その上に、チャネル長方向に沿ってそれぞれ複数の制御ゲート電極１５及びセル間絶縁膜１６を交互に設ける。 - 特許庁

One block pattern data is made to be a vector type which is obtained by arranging the predetermined number of hair lines on a concentric circle which has a circle arc with a radius, length and central angle determined by a parameter value and a virtual origin as a center, putting a designated number of control points on the hair lines and calculating coordinate values of the control points.例文帳に追加

一つのブロックパターンのデータは、所定の数のヘアラインを、パラメータ値に基づいて決定された半径、長さ、中心角を有する円弧として、仮想原点を中心として同心円上に配列し、それらのヘアライン上に所定の数の制御点をとり、それらの制御点の座標値を求めてベクタ形式とする。 - 特許庁

In a wireless network consisting of one control node and one or more nodes to be controlled, a fixed length data block related to a synchronous packet and an asynchronous packet is transferred between respective nodes by utilizing a prescribed time slot among a plurality of time slots (slot 1 to slot 6) respectively provided within continuous cycles.例文帳に追加

１つの制御ノードと１つ以上の被制御ノードからなるワイヤレスネットワークで、連続するサイクル内にそれぞれ設けられた複数のタイムスロット（スロット１〜スロット６）のうち所定のタイムスロットを利用して同期パケット、非同期パケットに係る固定長のデータブロックを、各ノード間で転送する。 - 特許庁

The data transfer device is provided with a control circuit 241, a transfer starting address holding register 242, an update frequency of transfer starting address holding register 243, a block length holding register 244, a base point address holding register 245, an update frequency of base point address holding register 246 and an offset value holding register 247.例文帳に追加

本発明のデータ転送装置は、制御回路２４１と、転送開始アドレス保持レジスタ２４２と、転送開始アドレス更新回数保持レジスタ２４３と、ブロック長保持レジスタ２４４と、基点アドレス保持レジスタ２４５と、基点アドレス更新回数保持レジスタ２４６と、オフセット値保持レジスタ２４７と、を備える。 - 特許庁

This fluid control valve attachment structure is for assemblying a valve main element 21 and a pilot part 2, and includes a screw 23 having a through hole 41 formed in a nominal length direction and a screw 24 passing through the through hole 41 and assembling the fluid control valve 13 and a flow passage block 12.例文帳に追加

本発明は、流体制御弁取付構造において、弁本体２１とパイロット部２２とを組み付けるものであって、呼び長さ方向に貫通孔４１が形成されたネジ２３と、貫通孔４１を貫通し、流体制御弁１３と流路ブロック１２とを組み付けるネジ２４とを有するので、（ａ）設置面積を小さくでき、（ｂ）ネジ２４は作業場で転がりにくく作業性が向上するとともに、（ｃ）設置面の密閉性を確保して流体の外部漏れを防止することができ、（ｄ）流体制御弁１３の交換時に動作・密閉性の確認作業をする必要がなく、（ｅ）一方向からの作業により流体制御弁取付構造の組み立てが可能となり、（ｆ）組み立てに必要なネジの点数を２点に抑えることができる。 - 特許庁