「gate line」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A gate line 12 comprises a plurality of gate lines 12a and gate lines 12b adjacent to each other and is provided with a gate driver 30a for driving the gate lines 12a and a gate driver 30b for driving the gate lines 12b.例文帳に追加

ゲートライン１２は、隣り合う複数のゲートライン１２ａおよびゲートライン１２ｂで構成され、ゲートライン１２ａを駆動するゲートドライバ３０ａと、ゲートライン１２ｂを駆動するゲートドライバ３０ｂとが設けられる。 - 特許庁

The gate oxide film 213 of the auxiliary gate 223a is thicker than the gate oxide film 211 of the floating gate 221b, and the size (gate width) of the auxiliary gate 223a in the extension direction of the word line WL is smaller than the gate length of the floating gate 221b in an extension direction of the word line WL.例文帳に追加

補助ゲート２２３ａのゲート酸化膜２１３の厚さは、浮遊ゲート２２１ｂのゲート酸化膜２１１の厚さよりも薄く、ワード線ＷＬの延在方向における補助ゲート２２３ａの寸法（ゲート幅）は、ワード線ＷＬの延在方向における浮遊ゲート２２１ｂのゲート長よりも小さい。 - 特許庁

A liquid crystal display panel has a plurality of pixel regions comprising 1st pixels connected to a 1st gate line, a 2nd gate line, and a 1st data line, 2nd pixels connected to the 1st gate line and 1st data line, and 3rd pixels connected to a 2nd data line and the 1st gate line.例文帳に追加

液晶表示パネルには第１ゲートライン、第２ゲートライン及び第１データラインに連結された第１画素、第１ゲートラインと第１データラインに連結された第２画素及び第２データラインと第１ゲートラインに連結された第３画素で構成された複数の画素群が具備される。 - 特許庁

To effectively inspect line defects of a data line and a gate line in a liquid crystal display device.例文帳に追加

液晶表示装置におけるデータ線、ゲート線の線欠陥を効率的に検査できるようにする。 - 特許庁

On the base substrate, the pixel area is defined and a gate line, a data line crossing the gate line, and a thin film transistor electrically connected to the gate line and the data line are formed.例文帳に追加

ベース基板には画素領域が定義され、また、ゲートライン、ゲートラインと交差するデータライン、及びゲートラインとデータラインに電気的に接続された薄膜トランジスタが形成される。 - 特許庁

A gate line extends between the unit pixel areas and a data line crosses the gate line and extends between the unit pixel areas.例文帳に追加

ゲート配線は単位画素領域間に延長され、データ配線はゲート配線と交差して単位画素領域間に延長される。 - 特許庁

In a thin film transistor display panel, a gate line (121) and a data line (171) crossed in insulation with the gate line are formed.例文帳に追加

薄膜トランジスタ表示板には、ゲート線（１２１）及びゲート線と絶縁されて交差しているデータ線（１７１）が形成されている。 - 特許庁

The source line SL, a word line WL, a bit line BL and a gate Gate are connected to a wiring layer through respective vias.例文帳に追加

ソース線ＳＬ、ワード線ＷＬ、ビット線ＢＬ、及びゲートＧａｔｅは、それぞれビアを介して配線層に接続される。 - 特許庁

A second gate line (Vg2 line) is connected to the first gate line in parallel though CH and covers TFT.例文帳に追加

第２のゲート線（Ｖg2線）はＣＨを介して第１のゲート線に平行に接続されてＴＦＴを覆う。 - 特許庁

The gate electrode 19 of the insulating gate type semiconductor element is connected to a gate bus line 23 connected to a gate connecting electrode and extended from the gate bus line 23 in belt-shape.例文帳に追加

絶縁ゲート型半導体素子のゲート電極１９は、ゲート接続電極に接続されたゲートバスライン２３に接続され、これから帯状に延伸している。 - 特許庁

A gate line including a gate, a channel layer present right above the gate, a gate pad present at the end of the gate line, a pixel electrode, and a source pad are demarcated by a series of etching processes.例文帳に追加

フォトレジストパターンをマスクとして、一連のエッチング工程によりゲートを含むゲート線、ゲートの真上にあるチャネル層、ゲート線端部にあるゲートパッド、画素電極及びソースパッドを画定する。 - 特許庁

Each gate driver comprises a line decoder 322 for generating a gate line control signal and a precharge circuit 310 for precharging a gate driver turn-on voltage before activating the gate line.例文帳に追加

上記各ゲートドライバは、ゲートライン制御信号を生成するためのラインデコーダ322と、ゲートラインが活性化される前にゲートドライバターンオン電圧をプリチャージするためのプリチャージ回路310を含む。 - 特許庁

Alight at JR Nara Line Tofuku-ji Station and walk for about 15 minutes to Somon Gate or about 20 minutes to Daimon Gate. 例文帳に追加

JR奈良線東福寺駅から総門まで徒歩約15分、大門まで約20分。 - Wikipedia日英京都関連文書対訳コーパス

Then, nitriding plasma treatment of surfaces of the gate line 131 and the gate electrode 118 is carried out.例文帳に追加

その後、ゲートライン１３１及びゲート電極１１８の表面を窒化プラズマ処理する。 - 特許庁

A gate electrode and a gate bus line are formed in the first PR process shown in a step S201.例文帳に追加

ステップＳ２０１に示す第１ＰＲ工程でゲート電極及びゲートバスラインを形成する。 - 特許庁

The floating gate 5 and the control gate 8 (word line WL) are separated by the high dielectric film 6.例文帳に追加

浮遊ゲート５と制御ゲート８（ワード線ＷＬ）は高誘電体膜６によって分離されている。 - 特許庁

SELECTION METHOD FOR STORAGE SITE, CONTROL GATE LINE DECODER, AND CONTROL GATE SIGNAL DECODING DEVICE例文帳に追加

記憶サイト選択方法、コントロール・ゲート線デコーダ、及びコントロール・ゲート信号デコード装置 - 特許庁

Thereby, a parasitic capacitance formed in the gate line is decreased and gate signal delay is decreased.例文帳に追加

従って、ゲート配線に形成される寄生キャパシタが減少されゲート信号遅延が減少される。 - 特許庁

Each word line is constituted of a control gate lower pattern 11 and control gate upper pattern 13.例文帳に追加

また、各ワード線５は、制御ゲート下層パターン１１と、制御ゲート上層パターン１３とからなる。 - 特許庁

Between the floating gate 306 and an undersurface of the control gate 308a, between the floating gate 306 and an inner side face of the control gate 308a, and between the floating gate 306 and an undersurface of the control gate line 308, the interpoly insulation films 307 are sandwiched, respectively.例文帳に追加

浮遊ゲート306と、制御ゲート308aの下面および内側面との間、および、浮遊ゲート306と、制御ゲート線308の下面との間には、それぞれ、インターポリ絶縁膜307が介在配置されている。 - 特許庁

A gate line (121) and a capacitive auxiliary electrode (136) which is separated from the gate line are formed on an insulated substrate (110), and a data line (171), which is insulated from the gate line and intersected, is formed.例文帳に追加

絶縁基板上(110)にゲート線(121)及びゲート線から分離されている容量性補助電極(136)が形成されており、ゲート線と絶縁されて交差するデータ線(171)が形成されている。 - 特許庁

On an insulating substrate, a gate line 121, a data line 171 intersecting the gate line, a pixel electrode 190 formed in each pixel area that the gate line and data line intersect each other to define, and a thin film transistor having a gate electrode 124, a source electrode 173, and a drain electrode connected to the gate line, data line, and pixel electrode are formed.例文帳に追加

絶縁基板上に、ゲート線１２１、ゲート線と絶縁されて交差しているデータ線１７１、ゲート線及びデータ線が交差して画定する各画素領域に形成されている画素電極１９０、並びに、ゲート線、データ線、及び画素電極にゲート電極１２４、ソース電極１７３、ドレイン電極１７５が接続されている薄膜トランジスタが形成されている。 - 特許庁

The memory cell includes a floating gate isolated from the gate electrode part of a gate line by means of an insulator.例文帳に追加

メモリセルは、絶縁体によってゲートラインのゲート電極部分から分離された浮遊ゲートを含む。 - 特許庁

A display panel includes a plurality of pixels, a data line, a pair of gate lines, a first gate driving circuit, and a second gate driving circuit.例文帳に追加

表示パネルは複数の画素、データライン、一対のゲートライン、第１ゲート駆動回路及び第２ゲート駆動回路を含む。 - 特許庁

In the state shown in the 1 (b), the gate delay is generated in the signal and a gate signal Bf on a gate bus line 2 is blunted.例文帳に追加

図１（ｂ）に示す状態はゲート遅延が生じており、ゲート・バスライン２上のゲート信号Ｇｆは鈍っている。 - 特許庁

The gate driving part outputs the gate signal in order from the heading gate line in accordance with rise of the scan-start signal.例文帳に追加

ゲート駆動部はスキャン開始信号の立ち上がりに応じて先頭のゲートラインから順番にゲート信号を出力する。 - 特許庁

Then, a gate insulating film 126 which covers the gate line 131 and the gate electrode 118 is deposited on the insulating substrate 120.例文帳に追加

続いて、絶縁基板１２０上にゲートライン１３１及びゲート電極１１８をカバーするゲート絶縁膜１２６を蒸着する。 - 特許庁

A memory cell is formed of a MOS transistor comprising a floating gate 6, a control gate 7 forming the word line WL, and an embedded gate 8.例文帳に追加

メモリセルは、浮遊ゲート６、ワード線ＷＬを構成する制御ゲート７および埋め込みゲート８を有するＭＯＳトランジスタで構成される。 - 特許庁

Or, a gap between the reflection electrodes 5' adjacent to each other is shielded by a gate line 6 and a signal line 13 or light shielding layers 6x and 13x which are formed simultaneously with the formation of the gate line 6 or the signal line 13 by using the same material that used in the gate line 6 or the signal line 13.例文帳に追加

あるいは隣り合う反射電極５’間の間隙をゲート線６、信号線１３、又はゲート線６若しくは信号線１３の形成と同時にゲート線６若しくは信号線１３と同一材料で形成した遮光層６ｘ、１３ｘで遮光する。 - 特許庁

Nan-mon Gate (south gate): Take the JR Sagano Line (Sanin Main Line) to Hanazono Station (Kyoto Prefecture) or Kyoto City Bus/Kyoto Bus to Myoshin-ji-Mae bus stop. 例文帳に追加

南門JR嵯峨野線（山陰本線）「花園駅(京都府)」下車、京都市営バス・京都バス「妙心寺前」下車 - Wikipedia日英京都関連文書対訳コーパス

This level shifter is inserted between a gate line selector 6 and a gate line 3 of the active matrix type display device.例文帳に追加

このレベルシフタをアクティブマトリクス型表示装置のゲート線セレクタ６とゲート線３との間に挿入する。 - 特許庁

A first photomask is used first to form a gate line 1, a gate electrode 1a, and a source line lower-layer part 3a.例文帳に追加

まず、第１のフォトマスクを用いて、ゲート線１、ゲート電極１ａ及びソース線下層部３ａを形成する。 - 特許庁

Since it is not needed to anodically oxidize the gate electrode and the gate bus line, it is not needed to form a short circuit line.例文帳に追加

ゲート電極及びゲートバス配線を陽極酸化する必要がないため、短絡配線を形成する必要はない。 - 特許庁

A gate driver 1 supplies a selection signal through a first switch to a gate line 8 provided corresponding to a pixel line.例文帳に追加

ゲートドライバ１は、画素行に対応して設けられたゲートライン８に第１スイッチを介し、選択信号を供給する。 - 特許庁

The drain of a pixel transistor 11 is connected to an image signal line SLn, and the gate of the pixel transistor 11 is connected to a gate line GLm.例文帳に追加

画素トランジスタ１１のドレインは画像信号線ＳＬｎに接続され、画素トランジスタ１１のゲートはゲート線ＧＬｍに接続されている。 - 特許庁

A third voltage which is a predetermined value lower than the first voltage is applied to a drain-side selection gate line and a source-side selection gate line.例文帳に追加

ドレイン側選択ゲート線、及びソース側選択ゲート線には、第１電圧よりも所定の値だけ低い第３電圧を印加する。 - 特許庁

A pixel section is formed in a region defined by a gate line transmitting a gate signal and a data line transmitting a data signal.例文帳に追加

画素部は、ゲート信号を伝達するゲートラインと、データ信号を伝達するデータラインとにより定義される領域に形成される。 - 特許庁

Voltage supplied to a gate line GL1 is stored in a load capacitor CGLCD1 that the gate line GL1 originally has.例文帳に追加

ゲートラインＧＬ１に供給された電圧が、ゲートラインＧＬ１が本来持っている負荷容量ＣＧＬＣＤ１に蓄えられる。 - 特許庁

A first gate is connected between the junction of a first bit line and the device P1, and N1, and the gate is connected to a word line.例文帳に追加

第１のパスゲートは、第１のビットラインと、デバイスＰ１とＮ１の接合点の間に結合され、そのゲートがワードラインに結合されている。 - 特許庁

A transistor TB4 is diode-connected between the power supply line L1 and the gate G1 with a direction of the power supply line L1 as a forward direction when watched from the gate G1.例文帳に追加

トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。 - 特許庁

A transistor TB3 is diode-connected between the power supply line L1 and the gate G1 with a direction of the gate G1 as a forward direction when watched from the power supply line L1.例文帳に追加

トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。 - 特許庁

To back a bit line, a control gate, and a word gate with a metal line of low resistance while maintaining a minimum metal wiring pitch.例文帳に追加

ビット線、コントロールゲートおよびワードゲートに、最小金属配線ピッチを維持しながら低抵抗金属線を裏打ちする。 - 特許庁

To suppress high resistance in gate electrodeinterconnect line which is caused by a disconnection of silicide layer on the gate electrode interconnect line.例文帳に追加

ゲート電極配線上のシリサイド層の断線に起因するゲート電極配線の高抵抗化を抑制する。 - 特許庁

To provide a method for forming a semiconductor device including a curved gate line, and a method for manufacturing the semiconductor device having the curved gate line.例文帳に追加

レイアウト上で相違した幅を有するゲートラインを含む半導体装置が開示されている。 - 特許庁

Moreover, the TFTs M2 and M3 are connected to a gate line Gn+1 and the TFT M1 is connected to a gate line Gn+2.例文帳に追加

そして、第２のＴＦＴ Ｍ２および第３のＴＦＴ Ｍ３をゲート線Ｇｎ＋１に、また第１のＴＦＴ Ｍ１をゲート線Ｇｎ＋２に接続する。 - 特許庁