「クロックパルス」を含む例文一覧(374)
1 2 3 4 5 6 7 8 次へ＞- クロックパルスが発生する
a clock pulse occurs - コンピューター用語辞典 - クロックパルスが発生する
clock pulse occurs - コンピューター用語辞典 - クロックパルスの立下り
the trailing edge of a clock pulse - コンピューター用語辞典 - クロックパルスの立上り
the leading edge of a clock pulse - コンピューター用語辞典 - クロックパルス幅調整回路
CIRCUIT FOR ADJUSTING CLOCK PULSE WIDTH - 特許庁 - 光クロックパルス列発生装置
OPTICAL CLOCK PULSE TRAIN GENERATOR - 特許庁 - クロックパルス生成回路
CLOCK PULSE GENERATION CIRCUIT - 特許庁 - 光クロックパルス再生部１１０は、受信された信号光から光クロックパルスを再生する。
A light clock pulse regeneration part 110 regenerate a light clock pulse from received signal light. - 特許庁 - クロックパルスのジッタについて１クロックパルス単位でリアルタイムに低減する。
To reduce jitter of a clock pulse in one clock pulse unit, in real time. - 特許庁 - スタティッククロックパルス発生器およびディスプレイ
STATIC CLOCK PULSE GENERATOR AND DISPLAY - 特許庁 - クロックパルス３段００カット加算器
CLOCK PULSE TRIPLE STEP 00-CUT ADDER - 特許庁 - 単一光クロックパルス発生方法および回路
METHOD AND CIRCUIT FOR GENERATING SINGLE OPTICAL CLOCK PULSE - 特許庁 - 昇圧開始から計時用クロックパルスを計数する。
Clock pulses for clocking are counted from the start of boosting. - 特許庁 - 複数のＣＣＤイメージセンサチップを駆動するΦ１クロックパルス、Φ２クロックパルス、Φ１Ｌクロックパルス、ΦＲクロックパルスを、各ＣＣＤイメージセンサチップに対し、１クロック分ずつずらして印加する。
A Φ1 clock pulse, a Φ2 clock pulse, a Φ1L clock pulse, and a ΦR clock pulse for driving a plurality of CCD image sensors are applied to respective CCD image sensor chips while being shifted by one clock. - 特許庁 - 相対比を伝送路１０３のクロックパルスの周期に掛けてフレームごとに送信側クロックパルスを正確に再生することができる。
The periods of the clock pulses of the transmission line 103 are multiplied by the relative ratios to reproduce the transmission side clock pulses of the respective frames accurately. - 特許庁 - クロック同期回路１３０，１４０は、クロックパルス生成回路１５０で生成されたクロックパルス信号に同期して動作する。
Clock synchronization circuits 130, 140 operate in synchronization with the clock pulse signal generated by the clock pulse generating circuit 150. - 特許庁 - 完全に静的なクロックパルス発振器、また、非常に高い最大動作周波数を有するクロックパルス発振器を提供する。
To obtain a completely static clock pulse oscillator or a clock pulse oscillator which has a very high maximum operating frequency. - 特許庁 - ＰＬＬ４はビットストリームのクロックパルスの逓倍のクロックパルスを生成し、ＰＷＭ（パルス幅変調）回路２へ出力する。
A PLL 4 generates a clock pulse of multiplication of a clock pulse of the bit stream and outputs the clock pulse to a PWM (pulse width modulation) circuit 2. - 特許庁 - 他の方法では、必要なクロック数に応じた段数だけ追加クロックパルス生成部を設けることにより、追加のクロックパルスを生成する。
In another method, additional clock pulse generation part is provided by the number of stages according to the number of required clocks to generate additional clock pulses. - 特許庁 - 卵の搬送速度に同期して出力される卵搬送クロックパルス及びカウント用クロックパルスを取り込む。
An egg feed clock pulse outputted in synchronous relation to the feed speed of an egg and a counting clock pulse are taken in. - 特許庁 - 他の方法では、必要なクロック数に応じた段数だけ追加クロックパルス生成部を設けることにより、追加のクロックパルスを生成する。
In another method, as many additional clock pulse generator sections as the number of steps corresponding to the required number of clocks are provided to generate the additional clock pulses. - 特許庁 - 波形整形回路１９は交流成分をクロックパルスに整形する。
A waveform shaping circuit 19 shapes the AC components into a clock pulse. - 特許庁 - 半導体集積回路への検査用クロックパルス供給回路
CIRCUIT FOR SUPPLYING CHECK CLOCK PULSE TO SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁 - スタティッククロックパルス発振器、空間光変調器、およびディスプレイ
STATIC CLOCK PULSE OSCILLATOR, SPATIAL OPTICAL MODULATOR, AND DISPLAY - 特許庁 - カラー液晶パネル駆動用水平シフトクロックパルス選択回路
HORIZONTAL SHIFT CLOCK PULSE SELECTING CIRCUIT FOR DRIVING COLOR LIQUID CRYSTAL PANEL - 特許庁 - 端子２０はＣＰＵからクロックパルス信号を救急されている。
A clock pulse signal is supplied to a terminal 20 from a CPU. - 特許庁 - フリーランカウンタ５はクロックパルスを計数して計数値Ｘを得る。
A free-run counter 5 counts a clock pulse to obtain a count X. - 特許庁 - クロックパルスの伝送距離を低減することのできる技術を提供する。
To provide a technique capable of reducing the transmission distance of clock pulse. - 特許庁 - クロックパルス発生器、空間光変調器およびディスプレイ
CLOCK PULSE GENERATOR, SPACE OPTICAL MODULATOR AND DISPLAY - 特許庁 - クロックパルス発生器、空間光変調器およびディスプレイ
CLOCK PULSE GENERATOR, SPATIAL LIGHT MODULATOR AND DISPLAY - 特許庁 - 位相変調器１２は、光クロックパルス発生装置１０の光クロックパルスにより駆動されて、光クロックパルス自身の位相をπだけシフトする。
A phase modulator 12 is driven by an optical clock pulse of an optical clock pulse producing device 10 and shifts a phase of the optical clock pulse itself by π. - 特許庁 - データ伝送回路は、入力されるデータを第１のクロックパルスに応じて保持し、前段の出力データを、第１のクロックパルスとは非同期の第２のクロックパルスに応じて保持し、後段のデータ保持回路に転送する。
A data transfer circuit holds input data according to a first clock pulse, holds output data of a primary stage according to a second clock pulse asynchronous to the first clock pulse, and transfers the output data to secondary data holding circuits. - 特許庁 - パルス生成手段は、第１のクロックパルスのエッジと第２のクロックパルスのエッジが異なるタイミングで生じている場合には、第２のクロックパルスに同期したパルスを生成し、二つのクロックパルスのエッジが同一のタイミングの場合には、第２のクロックパルスに生じているエッジを除去したパルスを生成する。
A pulse signal generating means generates a pulse synchronous with the second clock pulse when an edge of the first clock pulse and an edge of the second clock pulse occur at different timings, and generates a pulse having the edge occurred in the second clock pulse removed therefrom when the edges of the two clock pulses occur at the same timing. - 特許庁 - 非アニール処理時は、Ｘ−Ｙテーブル装置内部で発生した駆動クロックパルスを前記Ｘ−Ｙテーブル装置の駆動クロックパルスとして使用するが、アニール処理時は、レーザ発振器の動作クロックパルスを前記Ｘ−Ｙテーブル装置に供給して、前記動作クロックパルスをＸ−Ｙテーブル装置の駆動クロックパルスとして使用する。
When no annealing is performed, a drive clock pulse generated in an X-Y table system is used as the drive clock pulse of the X-Y table system; but when annealing is performed, the operation clock pulse of a laser oscillator is supplied to the X-Y table system and used as the drive clock pulse of the system. - 特許庁 - 第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を発生する際に、第２のクロック信号のクロックパルスの第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように遅延の変化を制御する。
When a second clock signal is generated by delaying a clock pulse of a first clock signal, a change in delay is controlled so that the delay time of the clock pulse of the second clock signal with respect to the clock pulse of the first clock signal can fall within the range of a fixed allowable value. - 特許庁 - ＺＳＥＬ０シフタ回路１４０は、ＺＳＥＬ１のクロックパルスを含むＺＳＥＬ１＿Ｄ２を生成する。
A ZSEL0 shifter circuit 140 generates ZSEL1-D2 including a clock pulse of ZSEL1. - 特許庁 - このため、クロックパルスの周期、延いては通信ボーレートを効率良く上げることができる。
Uprating not only the cycle of a clock pulse but also the communication baud rate can be efficiently performed. - 特許庁 - データ転送を行う回路及び方法並びにクロックパルスを利用する回路及び方法
CIRCUIT AND METHOD FOR EXECUTING DATA TRANSMISSION, AND CIRCUIT AND METHOD UTILIZING CLOCK PULSE - 特許庁 - ゲーテッドクロック回路２２から出力したクロックパルスをＦＦ回路２１に供給する。
Also, the clock pulse outputted from the gated clock circuit 22 is supplied to an FF circuit 22. - 特許庁 - これらのクロックパルスをカウントし、その差に基づいて磁気の強さを検出する。
The strength of the magnetism is detected, based on the difference by counting these clock pulses. - 特許庁 - 電圧レギュレータ回路５２はこのクロックパルス信号ＣＰ１に応じて昇圧動作を行う。
The circuit 52 conducts voltage boosting operations in accordance with the signals CP1. - 特許庁 - 半導体集積回路装置、同装置用クロックパルス最適化方法、及びそのプログラム
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, CLOCK PULSE OPTIMIZING METHOD FOR THE SAME DEVICE, AND PROGRAM THEREOF - 特許庁 - クロック再生装置１６は、入力光パルス信号からベースレートのクロックパルスを再生する。
A clock regenerating device 16 regenerates a base rate clock pulse from an input optical pulse signal. - 特許庁 - クロックパルスのＬレベル時にＦＥＴ２１２〜２１４に定電流Ｉ２が流れる。
A constant current I2 flows through FETs 212-214 when the clock pulse is in an L level. - 特許庁 - この信号処理回路のクロックパルスは、タイミング発生回路２１で生成される。
Clock pulses of the signal processing circuits are generated by a timing generating circuit 21. - 特許庁 - 制御回路１６０は、受光タイミングをクロックパルスのカウント値に基づいて測定する。
A control circuit 160 measures the reception timing on the basis of the counted value of the clock pulses. - 特許庁 - ＺＣＬＫ＿Ｐ＃２選択回路１６０は、ＺＳＥＬ１＿Ｄ２を用いてＺＣＬＫ＿ＰＤ０のクロックパルスを選択する。
A ZCLK-P#2 selecting circuit 160 selects a clock pulse of the ZCLK-PD0 by using the ZSEL1-D2. - 特許庁 - クロックパルスのＨレベル時にＦＥＴ２０５〜２０７に定電流Ｉ１が流れる。
A constant current I1 flows through FETs 205-207 when a clock pulse is in an H level. - 特許庁 - Ｑ３，Ｑ４を制御回路１６が出力するクロックパルスで周期的にオン・オフ制御する。
The transistors Q3 and Q4 are controlled to be turned on/off by a clock pulse outputted by a control circuit 16. - 特許庁 - これにより、出力三角波がクロックパルスＣＫと同一周波数となる。
Thus, the frequency of the output triangular wave is the same as the frequency of a clock pulse CK. - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
