「データビット」を含む例文一覧(309)

1 2 3 4 5 6 7 次へ＞
  • 分配モジュールは、先行するデータビットと同じアンテナにデータビットが送信されないようにデータビットを各アンテナへ送信する。
    The distribution module routes one data bit to each antenna such that no data bit is routed to the same antenna as the previous data bit. - 特許庁
  • 先端時刻データビット検出回路で、時刻コードデータの先端時刻データビットを検出する。
    The leading time data bit of the time code data is detected by a leading time data bit detection circuit. - 特許庁
  • 複合データワードは、第１のデータビット群と第２のデータビット群を含む。
    The compound data words include a first group of data bits and a second group of data bits. - 特許庁
  • データ信号のデータビット検索装置
    DATA BIT RETRIEVAL DEVICE FOR DATA SIGNAL - 特許庁
  • 多重伝送用データビット並べ替え装置及び方法
    APPARATUS AND METHOD FOR PERMUTING DATA BITS FOR MULTIPLEX TRANSMISSION - 特許庁
  • メモリセル(325)にデータビットを書き込む方法。
    The method is for writing data bits to a memory cell (325). - 特許庁
  • メモリアレイにデータビットを書き込むための方法
    METHOD FOR WRITING DATA BITS TO MEMORY ARRAY - 特許庁
  • データビットを並列に符号化する方法および装置
    METHOD AND APPARATUS FOR CODING BITS OF DATA IN PARALLEL - 特許庁
  • データビットを選択（パンクチャリング）するための方法
    METHOD FOR SELECTING (PUNCTURING) DATA BIT - 特許庁
  • 抽出されたデータをデコーディングし、デコーディングされたデータのエラーを訂正してデータビット及びデータビットのうち、訂正されたデータビットを表示するデータビットフラッグを生成し、データビット及びデータビットフラッグによって抽出されたデータを再デコーディングし、再デコーディングされたデータのエラーを訂正するデータ処理方法である。
    The method of processing data includes decoding extracted data, correcting errors of the decoded data and generating data bits and data bit flags indicating error-corrected data bits from among the data bits, re-decoding the extracted data according to the data bits and the data bit flags, and correcting errors of the re-decoded data. - 特許庁
  • 量子化処理において、１つ以上のＤＣＴ係数を、記憶するデータビットを示す量子化値に変えることにより、各データビットを記憶する。
    In the quantization process, each bit of data is stored by changing one or more DCT coefficients to a quantization value indicative of the bit of data to be stored. - 特許庁
  • 外部からデータビット幅を設定するだけで、複数のデータビット構成にフレキシブルに対応できる半導体記憶装置を提供する。
    To provide a semiconductor memory device which can cope with a plurality of data bit constitution flexibly by only setting externally data bit width. - 特許庁
  • データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法
    INTEGRATED CIRCUIT HAVING MEMORY CELL STORING DATA BIT AND METHOD FOR WRITING WRITE-IN DATA BIT IN MEMORY CELL IN INTEGRATED CIRCUIT - 特許庁
  • 本発明によれば、コードワードが第一グループのデータビットと、第二グループのデータビットを表すコードビットとを有している。
    A code word of this invention has data bits of a 1st group and code bits denoting data bits of a 2nd group. - 特許庁
  • ２つのデータビットを伝送するＤＣ電圧レベルを使用してもう１つのデータビットを生成するデータ転送方法を提供する。
    To provide a data transfer method for generating another data bit by using a D.C. voltage level for transmitting two data bits. - 特許庁
  • （３）データビット数が異なる場合は，データビットの伸縮処理によりビット数の適合するプロファイルを作成する。
    (3) When the number of bits differs, the profile adaptive to the number of bits is created through expansion/contraction processing of data bits. - 特許庁
  • データビット《送信開始・終了などの制御情報に対していう》
    data bits  - 研究社 英和コンピューター用語辞典
  • ビット復調部１４は、受信シンボルからデータビットを復調する。
    A bit demodulating section 14 demodulates data bits out of the reception symbol. - 特許庁
  • 第１データビットは予め定められたページの特定位置に配列され、第２データビットは第１データビットが配列された位置と類似するビーム強度を有する特定位置に配列される。
    A 1st data bit is arranged at a specified position of a predetermined page and a 2nd data bit is arranged at a specified position with beam intensity similar to the position where the 1st data bit is arranged. - 特許庁
  • データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。
    The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit. - 特許庁
  • 受信機において、原データビットは、受信されたオーバヘッドビットから決定することができ（１２５）、または、受信されたデータビットと、受信された冗長ビットとを組合わせ、いっしょにデコードして（１２６）、原データビットを発生させうる。
    At the receive, the original data bits can be determined (125) from the received overhead bits, or the received data bits and the received overhead bits can be combined and decoded together (126), to make the original data bits generated. - 特許庁
  • そして、データビット (7 または 8)、 パリティ(偶/奇/なし)、ストップビット (1 または 2) を選んでください。
    Choose 7 or 8 data bits; none, even, or odd parity; and 1 or 2 stop bits.  - FreeBSD
  • MM プロトコルは 1200 bits/sec で 1 スタートビット、8 データビット、奇数パリティ、 1 ストップビットを使う。
    The MM protocol uses 1 start bit, 8 data bits, odd parity and one stop bit at the speed of 1200 bits/sec.  - JM
  • X.25 の Q ビット (Qualified データビット) にユーザーがアクセスできるかどうかをコントロールする。
    Controls whether the X.25 Q-bit (Qualified Data Bit) is accessible by the user.  - JM
  • インターフェース信号はデータビットに加え、表示パネル選択ビットを含む。
    An interface signal includes a display panel selective bit in addition to a data bit. - 特許庁
  • 複数の待ち行列からのデータビットが送信インスタンス内に埋め込まれる。
    Data bits from multiple queues are stuffed into a transmission instance. - 特許庁
  • 二進データビット決定装置を使用するアイダイアグラムを形成する方法及びシステム
    METHOD AND SYSTEM FOR FORMING EYE DIAGRAM USING BINARY DATA BIT DECISION DEVICE - 特許庁
  • レプリカシンボル生成部１５は、復調されたデータビットからレプリカシンボルを生成する。
    A replica symbol generating section 15 generates a replica symbol out of the demodulated data bits. - 特許庁
  • データバスは、メモリモジュールとの間でデータビットの読み出および書き込みを行う。
    Data bus performs read-out and writing of the data bit with the memory module. - 特許庁
  • データビットストリーム中にテストジッタを注入するためのシステムおよび方法
    SYSTEM AND METHOD FOR INJECTING TEST JITTER INTO DATA BIT STREAM - 特許庁
  • エンコーダはチェックビットと共にデータビットを符号化して符号化された信号を生成する。
    The encoder encodes a data bit together with a check bit and generates an encoded signal. - 特許庁
  • 大量のデータを、その演算内容およびデータビット幅にかかわらず高速で演算処理する。
    To perform arithmetic operation of a large amount of data at high speed regardless of the contents of operation or data bit width. - 特許庁
  • データビットの並べ替え回路の小型化および／または低消費電力化にある。
    To miniaturize a data bit rearrangement circuit and/or reduce power consumption of the same. - 特許庁
  • 書き込まれたデータビットを正確に読み取ることができるデータ記憶デバイスを提供する。
    To provide a data storage device which precisely reads written data bits. - 特許庁
  • ４−１変調は、２データビットが７チャネルビットに変調される変調方式である。
    The 4-1 modulation is a modulating method, by which 2 data bits are modulated to 7 channel bits. - 特許庁
  • 圧縮された署名データ（ビットストリング）は、文書の画像セグメントに埋め込まれる。
    The compressed signature data (a bit string) is embedded in an image segment on the document. - 特許庁
  • ガウス確率データビットの低減と計算のためのメモリ使用削減方法および装置
    MEMORY USE REDUCTION METHOD AND APPARATUS, FOR REDUCING AND CALCULATING GAUSSIAN PROBABILITY DATA BIT - 特許庁
  • すなわち、埋め込みデータビット５０ｘは０で、これに対応した区間ｘには変調を行わない。
    That is, when the embedded data bit 50x is 0, no modulation is carried out for a period x corresponding thereto. - 特許庁
  • そして、データビット格納用メモリ(1)とコードビット格納用メモリ(3)とは独立に制御可能とし、データ書き込み命令を受けた際、データビット格納用メモリ(1)へのデータビットの書き込みに対して少なくとも１サイクル後に、データビットに対応するコードビットをコードビット格納用メモリ(3)へ書き込むようにしたことを特徴とする。
    Then, the semiconductor integrated circuit device is characterized by writing the code bit corresponding to the data bit to the code bit storage memory (3) at least one cycle after writing the data bit to the data bit storage memory (1) when receiving a data write instruction. - 特許庁
  • データビットを正確に読み取ることが可能なデータ記憶デバイスを提供する。
    To provide a data storage device from which data bits can be read accurately. - 特許庁
  • ユニット１５５は、復号する所与のデータビットのＬｏｇ尤度比を計算する。
    The log-Likelihood ratio calculating unit 155 calculates the Log-likelihood Ratio of a given data bit to be decoded. - 特許庁
  • １つのスロットに配置するデータビット数の情報は、補助データ(Ancillary data）が持っている。
    The information of the number of the data bits arranged in one slot is held in auxiliary data (ancillary data). - 特許庁
  • ストリーミングデータビットストリームを切り換えるための改良型の方法を提供する。
    To provide an improved method for switching streaming data bit streams. - 特許庁
  • 本発明のアーキテクチャでは、始めに被送信データビットを生成多項式によりエンコードするとともに、それにより発生したパリティビットを該データビットの後にセットして共に送出する。
    In the present architecture, data bits to be transmitted are first encoded by a generation polynomial and a resultant parity bit is set after the data bits and sent out together. - 特許庁
  • データラッチでは、先端時刻データビット検出回路で検出した先端時刻データビット以降で、シリアル・パラレル変換回路で変換されたパラレルの時刻コードデータを保持する。
    The parallel time code data converted by the serial- parallel conversion circuit and succeeding the leading time data bit detected by the leading time data bit detection circuit is held by a data latch. - 特許庁
  • 入力されるデータビットストリームを３ビットずつ分離してデコーディングし、かつ入力されるデータビットストリームのコード値の特性によって２つのプレデコーディング方法の何れかを選択する。
    An inputted data bitstream are decoded separately for three bits, and any one of two pre-decoding methods is selected in accordance with characteristics of a code value of the inputted data bitstream. - 特許庁
  • メモリアレイに対して、第１および第２のデータビット幅に対し共通に用いられるメインデータバス（１）と、第２のデータビット幅においてのみ用いられるメインデータバス（２）を配置する。
    A main data bus (1) used commonly for first and second data bit width and a main data bus (2) used only for the second data bit width are arranged for a memory array. - 特許庁
  • さらに、直交周波数分割多重システムにおけるロジックを単純化するために、インタリーバから伝達されたデータビットを高速フーリエ変換（ＦＦＴ）マッピングし、ＦＦＴマッピングを行ったデータビットを変調する。
    Also, to simplify the logic of the OFDM system, the data bits transmitted from an interleaver go through fast Fourier transform (FFT) mapping, and the FFT mapped data bits are modulated. - 特許庁
  • 上記コンバータは上記パラレルデータビットを８つのシリアルデータビットのバーストに変換し、上記バーストを８つのデータバス端子それぞれに付与する。
    The converters transform the parallel data bits to a burst of eight serial data bits and apply the burst to each of eight data bus terminals. - 特許庁
  • 上記コンバータは上記パラレルデータビットを８つのシリアルデータビットのバーストに変換し、上記バーストを４つのデータバス端子１６０それぞれに付与する。
    The converters transform the parallel data bits to a burst of eight serial data bits and apply the burst to each of four data bus terminals 160. - 特許庁
1 2 3 4 5 6 7 次へ＞

例文データの著作権について