「データレジスタ」を含む例文一覧(214)
1 2 3 4 5 次へ＞- この反転信号はデータレジスタに出力される。
The inversion signal is outputted to a data register. - 特許庁 - これにより、データレジスタ５０_ｊにデータが保持される。
Therefore, data is held in a data register 50j. - 特許庁 - 書き込みデータはデータレジスタからアレイへと接続され、読み出しデータはアレイからデータレジスタへと接続される。
Write data are connected from a data register to the arrays, and read data are connected from the arrays to the data register. - 特許庁 - 演算実行器６は、データレジスタのデータと該データレジスタに付随する型情報レジスタの型情報とを同時に受信し、演算を実行する。
An arithmetic executor 6 simultaneously receives data of the data register and type information of type information register attached to the data register and executes arithmetic. - 特許庁 - ダミーデータを入力することなく、データレジスタをイニシャライズする。
To initialize a data register without inputting a dummy data. - 特許庁 - 小型プリンタによるデータ印刷方法および商品データレジスタ
DATA PRINTING METHOD USING SMALL PRINTER, AND COMMODITY DATA REGISTER - 特許庁 - これにより、データレジスタ回路１０の動作率を低減できる。
Consequently, the operation rate of the data register circuit 10 can be decreased. - 特許庁 - メモリチップ１０においては、複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄに順次データを入力していき、そのバックグランドで、データの入力が終了しているデータレジスタエリアから、対応するセルアレイエリアへデータを書き込む。
In the memory chip 10, data are sequentially input to the plurality of data register areas 13a-13d, and the data are written to the corresponding cell array areas from the data register areas finishing the data input in the background. - 特許庁 - 本発明では、リセット手段１３３は、データレジスタ１３１がイメージバッファに格納された印字データを全てピン／ノズル駆動データに変換したときは、当該データレジスタをリセットすることで、当該データレジスタにｎｕｌｌデータを生成させる。
The resetting means 133 resets the data register in the case the data register 131 converts all the printing data stored in the image buffer to pin/nozzle driving data so as to produce null data in the data register. - 特許庁 - データレジスタからメモリセルへの書込み動作が各バンク毎に独立に動作可能であり、かつ、外部から、各バンクのデータレジスタへの書込みデータの転送が、他のバンクにおいてデータレジスタからメモリセルへの書込み動作を実行中であっても可能とする。
A write operation from a data register into a memory cell can be performed independently for each bank, and transfer of write data from the outside to a data register of each bank can be performed even when a write operation from a data register to a memory cell is being performed in the other bank. - 特許庁 - 通常モードが設定されている場合に、ＰＥ群１１〜２６のデータレジスタに別個の演算対象のデータが書き込まれ、エラー検出モードが設定されている場合に、ＰＥ群１１〜１８のデータレジスタと、ＰＥ群１９〜２６のデータレジスタとに同じ演算対象のデータが書き込まれる。
When a normal mode is set, data of individual operation objects are written to data registers of PE groups 11-26, and when an error detection mode is set, data of identical operation objects are written to the data registers of the PE groups 11-18 and the data registers of the PE groups 19-26. - 特許庁 - データレジスタ制御部４は、拡大／縮小後の画像データの１ライン分の画素データ群を一時的に蓄積するデータレジスタ群を含み、メモリセルアレイへの画像データの格納の前処理として当該データレジスタ群に対する画素データ群の入出力を制御する。
A data register control part 4 includes a data register group, where a pixel data group of a one-line portion of the magnified/reduced image data is temporarily stored, and controls that the pixel data group is inputted/outputted to/from the data register group as the preprocessing for storing the picture data into the memory cell array. - 特許庁 - データレジスタは演算処理装置(ALU)が処理中の少量の情報を格納(記憶)している
Data registers store the small units of information that the arithmetic and logic unit is currently processing - コンピューター用語辞典 - アナログ信号処理回路、並びに、そのデータレジスタ書換方法とそのデータ通信方法
ANALOG SIGNAL PROCESSING CIRCUIT, REWRITING METHOD FOR ITS DATA REGISTER, AND ITS DATA COMMUNICATION METHOD - 特許庁 - データレジスタから分離されたビット線プレチャージ部を有する半導体メモリデバイス
SEMICONDUCTOR MEMORY DEVICE HAVING BIT LINE PRE-CHARGE UNIT SEPARATED FROM DATA REGISTER - 特許庁 - データレジスタバッファ３００は、メモリチップ２００との間でデータ転送を行う。
The data register buffer 300 performs data transfer with the memory chips 200. - 特許庁 - データレジスタは、プレチャージ部から分割され、アレイから離れて配置される。
The data register is separated from the pre-charge unit and is arranged away from the arrays. - 特許庁 - パケット格納部１０は、固定レジスタ長を持つ複数のデータレジスタに、パケットを格納する。
A packet storage part 10 stores a packet in a plurality of data registers having fixed register lengths. - 特許庁 - 周辺回路の入力チャネル数に対してデータレジスタの数を少なくする。
To reduce the number of data registers with respect to the number of input channels in a peripheral circuit. - 特許庁 - データレジスタ１１には、オーディオデータが一定ビット数単位で順次書き込まれる。
Audio data are written to a data register 11 in order in units of a fixed number of bits. - 特許庁 - トリミングデータレジスタ２１、２３は、従来技術におけるフューズの役割をする。
The trimming data registers 21, 23 serves as a fuse in the conventional technology. - 特許庁 - 読み出されたデータの一時的な蓄積も、プロセッサ側のデータレジスタ２６が行う。
The temporary storage of read data is also performed by a data register 26 on the side of processor. - 特許庁 - 記憶装置アクセスユニット１００は、 アドレスレジスタ１５４とデータレジスタ１５６を具備する。
A storage device access unit 100 is provided with an address register 154 and a data register 156. - 特許庁 - プロセッサエレメントＰＥｎの制御データレジスタ８１は、プロセッサエレメントＰＥｎのデータレジスタ７１に格納されたデータがプロセッサエレメントＰＥｎのデータレジスタ７１の次に読み出されるプロセッサエレメントＰＥｎ＋１のデータレジスタ７１に格納されたデータと一致するか否かを示すプリチャージ制御データを格納する。
A control data resister 81 of a processor element PEn stores precharge control data showing whether data stored in a data register 71 of a processor element PEn are matched with data stored in the data register 71 of the processor element PEn+1 to be read out next to the data register 71 of the processor element PEn. - 特許庁 - 電源がオンすると、ＣＰＵ１０１の初期設定動作によって入力データレジスタ２２０のバス幅と、入力データレジスタ２２０に対するバイトオーダーが設定される。
When a power supply is turned on, the bus width of an input data register 220 and the byte order of the register 220 are set up by the initializing operation of a CPU 11. - 特許庁 - メモリアレイ（ＭＡＲ，ＭＡＬ）において選択メモリセルのデータをラッチするデータレジスタ（１０）において、このデータレジスタに含まれるラッチ回路の不良が存在する場合その不良救済を行なうための手段を設ける。
In a data register (10) latching data of a selected memory cell in a memory array (MAR, MAL), when defect of the latch circuit included in this data register exists, a means for performing defect relieving is provided. - 特許庁 - そして、データレジスタ３４の直前に配置されたデータ２次反転回路３３でデータ反転信号ＩＮＶにより２次反転制御されてからデータレジスタ３４に取込まれる。
Then the data are inputted to a data register 34 after secondary inversion control by a data secondary inverting circuit 33 arranged right before the data register 34 with the data inversion signal INV. - 特許庁 - 入出力実行器２は、データレジスタのデータと該データレジスタに付随する型情報レジスタの型情報とを同時に受信し、外部バス１１を通じて外部との入出力を行う。
An input/output execution unit 2 simultaneously receives data of the data register and type information of the type information register attached to the data register to execute input/output with outside through an external bus 11. - 特許庁 - 通信コントローラ２００は受信データが書き込まれる受信データレジスタＲＥＧ２，受信状態を保持するステータスレジスタＲＥＧ１および送信データが書き込まれる送信データレジスタＲＥＧ３を含む。
A communication controller 200 includes a received data register REG(2) where received data are written, a static register REG1 which hold a reception state, and a transmit data register REG(3) where transmit data are written. - 特許庁 - メイン制御部４１は、ゲーム処理において第１のコマンドを生成して送信データレジスタ５６１に転送し、タイマ割込処理（メイン）において第２のコマンドを生成して送信データレジスタ５６１に転送するとともに、第１のコマンドの送信データレジスタ５６１への転送中は、タイマ割込処理（メイン）の実行を禁止する。
A main control part 41 generates a first command and transfers it to a transmission data register 561 in game processing, generates a second command and transfers it to the transmission data register 561 in timer interruption processing (main), and also inhibits the execution of the timer interruption processing (main) during the transfer of the first command to the transmission data register 561. - 特許庁 - メイン制御部４１は、ゲーム処理において第１のコマンドを生成して送信データレジスタ５６１に転送し、タイマ割込処理（メイン）において第２のコマンドを生成して送信データレジスタ５６１に転送するとともに、タイマ割込処理（メイン）において送信ステータスを確認し、送信完了フラグが０の場合には、第１のコマンドの送信データレジスタ５６１への転送を禁止する。
A main control part 41 generates a first command and transfers it to a transmission data register 561 in game processing, generates a second command and transfers it to the transmission data register 561 in timer interruption processing (main), also confirms a transmission status in the timer interruption processing (main), and inhibits the transfer of the first command to the transmission data register 561 when a transmission completion flag is 0. - 特許庁 - プリチャージ信号生成回路５０は第１のモードにおいてデータレジスタ２３に対するアクセスサイクルごとにパルスを含むプリチャージ信号を出力し、第２のモードにおいてデータレジスタ２３の所定のメモリセル以外のメモリセルに対するアクセスが指定された場合にデータレジスタ２３にアクセスサイクルごとにパルスを含む信号をマスクしたプリチャージ信号を生成する。
A precharge signal generation circuit 50 outputs precharge signals including pulses, in the first mode, for each cycle in which access is made to a data register 23; and generates precharge signals which mask signals including pulses, in the second mode, for each cycle in which access is made to the data register 23 in case that access is designated to a memory cell except a prescribed memory cell of the data register 23. - 特許庁 - メモリチップ１０は、複数のセルアレイエリア１１ａ乃至セルアレイエリア１１ｄを有してデータを記憶するメモリセルアレイ１１と、セルアレイエリア１１ａ乃至セルアレイエリア１１ｄと１対１で対応する複数のデータレジスタエリア１３ａ乃至データレジスタエリア１３ｄを有してメモリセルアレイ１１のデータを一時記憶するデータレジスタ１３とを備える。
A memory chip 10 has a memory cell array 11 including a plurality of cell array areas 11a-11d for storing data, and a data register 13 including a plurality of data register areas 13a-13d corresponding respectively to the cell array areas 11a-11b for temporarily storing data of the memory cell array 11. - 特許庁 - モジュール基板１１０の長辺に沿って設けられた複数のデータコネクタ１２０と、モジュール基板１１０に搭載されたメモリチップ２００及びデータレジスタバッファ３００と、データコネクタ１２０とデータレジスタバッファ３００とを接続するデータ配線Ｌ０と、データレジスタバッファ３００とメモリチップ２００とを接続するデータ配線Ｌ１，Ｌ２とを備える。
The memory module includes a plurality of data connectors 120 provided along a long side of a module substrate 110, memory chips 200 and data register buffers 300 provided on the module substrate 110, data lines L0 connecting the data connectors 120 and the data register buffers 300, and data lines L1 and L2 connecting the data register buffers 300 and the memory chips 200. - 特許庁 - この命令については、直接有効アドレス指定モードは許されないが、データレジスタ有効アドレス指定モードは許されることが分る。
For this instruction we see that the immediate effective addressing mode is not allowed but the data register effective addressing mode is. - コンピューター用語辞典 - このカードインタフェースは、ボーレートジェネレータ（３１３）と、変換回路（３０２）と、レシーブデータレジスタ（３０３）とを含む。
The card interface includes a baud rate generator (313), a conversion circuit (302), and a receive data register (303). - 特許庁 - データレジスタ５０_ｊに保持されたデータは、データバッファ９０_ｊのインバータ９１，９２で所定の論理レベルに増幅される。
The data held in the data register 50j is amplified to the prescribed logic level by inverters 91, 92 of a data buffer 90j. - 特許庁 - 同時に、DSPは、リードチャンネル部７が測定したデフォーカス量に対応するジッタをリードチャンネル部７のジッタデータレジスタから取得する。
At the same time, the DSP obtaines jitter corresponding to defocusing amounts measured by a read channel part from a jitter register in the read channel part. - 特許庁 - ＯＵＴＰＵＴ回路１０７は、データレジスタ１０３から、繰返し出力回数で指定されたバイト数のデータを、印字部２０８に送る。
An OUTPUT circuit 107 sends the data of the number of bites designated on the basis of the repeated number of times of output from the data register 103 to a printing part 208. - 特許庁 - ＣＰＵがその比較結果を参照しながら、昇圧電圧値を変更するデータレジスタ（６６）の制御データを最適に設定していく。
The CPU optimally sets control data of a data register 66 for changing the stepped-up voltage value while referring to the comparison result. - 特許庁 - 制御回路１７は、ＲＯＭヒューズ１１及びデータレジスタ２２に記憶されている情報に基づいてメモリセルアレイ２４にデータを書き込む。
The control circuit 17 writes data to a memory cell array 24 on the basis of information stored in the ROM fuse 11 and a data register 22. - 特許庁 - ２つのメモリプレーンＰ１，Ｐ２の各々は、メモリセルアレイ１１と、書き込みデータを一時的に記憶するデータレジスタ１２とを有する。
Each of the two memory planes P1 and P2 comprises a memory cell array 11 and a data register 12 that temporarily stores write data. - 特許庁 - フラグレジスタは複数のフラグデータを記憶し、データレジスタはコマンド入力に対応して入力された第１テストデータを記憶する。
The flag register stores a plurality of flag data, and the data register stores a first test data inputted corresponding to the command input. - 特許庁 - 比較器１４はレジスタ６内のデータとデータレジスタ１１内のデータとを比較し、両者が一致した時、ヒット信号を出力する。
A comparator 14 compares the data in the register 6 and the data in the register 11 with each other and outputs a hit signal when both data match each other. - 特許庁 - トリミングデータレジスタ２３は、タイマー回路２２で上記各種タイミングパルスを生成する際に使用される調整用データを格納する。
A trimming data register 23 stores adjusting data used, when various timing pulses are generated by the timer circuit 22. - 特許庁 - 周波数可変データレジスタ１２に格納されるデータは、乱数発生回路１０から順次発生される乱数データによって更新される。
The data stored in the frequency variable data register 12 is replaced by random number data sequentially generated by the random number generation circuit 10. - 特許庁 - トリミングデータレジスタ２１は、内部電圧生成回路２０で上記各種電圧を生成する際に使用される調整用データを格納する。
A trimming data register 21 stores adjusting data used, when various voltages are generated by the internal voltage generating circuit 20. - 特許庁 - 各プリフェッチバッファは、分岐アドレスを格納するタグレジスタおよび命令データを格納するデータレジスタを有する。
Each prefetch buffer has a tag register for storing branch addresses and a data register for storing instruction data. - 特許庁 - データレジスタ１１に格納されたデータにより、表示パネルの画素に欠陥が発生しているか否か、またその位置も判定される。
Based upon the data stored in the data register 11, it is decided whether a pixel of the display panel has a defect and its position is also decided. - 特許庁 - ＣＰＵの負荷にかかわらず、レシーブデータレジスタ内のデータが上書きされて壊れてしまうのを回避する。
To avoid breakage of data in a receive data register caused by overwriting without reference to the load on a CPU. - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
