「内部バス」を含む例文一覧(671)
1 2 3 4 5 6 7 8 9 10 11 .... 13 14 次へ＞- ＬＳＩ内部バス
INNER BUS OF LSI - 特許庁 - 高速無線内部バス
HIGH-SPEED RADIO INTERIOR BUS - 特許庁 - 内部バス試験装置及び内部バス試験方法
DEVICE AND METHOD FOR TESTING INTERNAL BUS - 特許庁 - 窓のない内部のバスルーム
an interior bathroom without windows - 日本語WordNet - 内部データバスは、第１および第２内部データバスを含む。
The internal data buses include first and second internal data buses. - 特許庁 - 内部バス情報取得方法および内部バス情報取得装置
METHOD AND DEVICE FOR ACQUIRING INTERNAL BUS INFORMATION - 特許庁 - 内部バス《拡張ボードとつなぐバス ⇒expansion bus; ISA, PCI などの規格がある》
an internal bus - 研究社 英和コンピューター用語辞典 - バスモニタ装置およびその内部バスデータモニタ方法
BUS MONITORING DEVICE AND INTERNAL BUS DATA MONITORING METHOD THEREFOR - 特許庁 - 外部Ｉ／Ｆ１６は第１の内部バスと第２の内部バスとに接続された他の内部バスにバス接続される。
The external I/F 16 is bus-connected to another internal bus connected to the first internal bus and the second internal bus. - 特許庁 - マイコン周辺回路の内部データバス及び外部データバスの駆動回路
DRIVE CIRCUIT FOR INTERNAL DATA BUS AND EXTERNAL DATA BUS OF MICROCOMPUTER PERIPHERAL CIRCUIT - 特許庁 - バスインタフェース回路は、外部バスと内部バスとの間でのデータ送出動作を実施する。
A bus interface circuit executes a data transmission operation between the external bus and the internal bus. - 特許庁 - 半導体装置及び内部バス情報の取得方法
SEMICONDUCTOR DEVICE, AND METHOD FOR ACQUIRING INTERNAL BUS INFORMATION - 特許庁 - 内部バストレース機能付プロセッサ
PROCESSOR WITH INTERNAL BUS TRACING FUNCTION - 特許庁 - 内部バスに直結した拡張型ボードパソコン
EXPANSION BOARD PERSONAL COMPUTER DIRECTLY CONNECTED TO INTERNAL BUS - 特許庁 - この構成により、内部バスは不要となる。
With this configuration, internal bus is no longer needed. - 特許庁 - 内部メモリは第２のメモリバスに接続される。
The internal memory is connected with a second memory bus. - 特許庁 - 第２内部リソースは、外部バスと同一のデータ幅であり、外部バスから内部バスを介してアクセス可能である第２レジスタを有する。
A second internal resource is provided with a second register having the same data width as that of an external bus which can be accessed through the internal bus from the external bus. - 特許庁 - 半導体集積回路（ＳｏＣ１ｃで例示）は、プロセッサ１１及びメモリコントローラ１５がバス接続された第１の内部バス（バス１０で例示）とレジスタ３１がバス接続された第２の内部バス（バス３０で例示）とを含む複数の内部バスを備える。
A semiconductor integrated circuit (illustrated with an SoC1c) includes a plurality of internal buses having a first internal bus (illustrated with a bus 10) to which a processor 11 and a memory controller 15 are bus-connected and a second internal bus (illustrated with a bus 30) to which a register 31 is bus-connected. - 特許庁 - 内部インタフェースは外部インタフェースエンジンと内部バスに結合され、内部インタフェースは、内部バスと外部バスアーキテクチャとの間のネットワークデータをバッファする。
The internal interface is coupled to the external interface engine and the internal bus, where the internal interface buffers network data between the internal bus and the external bus architecture. - 特許庁 - 第１内部リソースは、外部バスよりデータ幅が大きい内部バスと同一のデータ幅であり、外部バスから内部バスを介してアクセス可能である第１レジスタを有する。
A first internal resource is provided with a first register having the same data width as that of an internal bus whose data width is larger than that of an external bus which can be accessed through the internal bus from the external bus. - 特許庁 - 内部バス（２０５）は、内部の通信モジュール（２００）間の電気的要素のデータ通信を許可する。
The internal bus (205) permits data communications of electrical elements between internal communication modules (200). - 特許庁 - 半導体メモリは、外部データバスの数よりも多い複数の内部データバスを有する。
A semiconductor memory includes a larger number of internal data buses than external data buses. - 特許庁 - 非同期通信において、外部バスと内部バスとの間で効率の良いデータ転送を行なえる。
To efficiently transfer data between an outer bus and an inner bus in asynchronous communication. - 特許庁 - 第２選択回路は、第１又は第２内部データバスを切り換えて外部データバスに接続する。
The second selection circuit switches the first or second internal data bus to connect with an external data bus. - 特許庁 - メインバスＢ１はメインプロセッサ１が管理し、内部バスＢ２はコプロセッサ２が管理する。
A main bus B1 is managed by a main processor 1, and an internal bus B2 is managed by a coprocessor 2. - 特許庁 - 動作に支障なく内部バスのサイクルを有効に利用できるバス制御装置を得る。
To provide a bus control device capable of effectively using the cycle of an internal bus without hindrance to operation. - 特許庁 - マルチバスの内部バス相互間でアクセス要求が競合する状態に対処する。
To deal with a state that access requests compete with one another among internal buses of a multi-bus. - 特許庁 - 内部バス5は、メモリコントローラ内FIFO7の容量を規定していない、例えば、PCIバスであってよい。
A PCI bus e.g. not regulating the capacity of the FIFO 7 is also used as an internal bus 5. - 特許庁 - 外部クロック周波数に対し内部クロック周波数を１／２に設定すると共に外部バス幅に対し内部バス幅を２倍に構成する。
An internal clock frequency is set to 1/2 of an external clock frequency, and internal bus width is the double of external bus width. - 特許庁 - すべての内部構成要素(装置)は1本のバス(母線)で接続される
All internal components are linked by a single bus line - コンピューター用語辞典 - 内部バスの検証モジュールを有する半導体デバイスを提供する。
To provide a semiconductor device provided with an internal bus verification module. - 特許庁 - 通信プロセッサおよび通信プロセッサ内部バス調停方式
COMMUNICATION PROCESSOR AND COMMUNICATION PROCESSOR INTERNAL BUS ARBITRATION SYSTEM - 特許庁 - 樹脂成形部２０の内部には、金属製のバスバー４が配策されている。
The metallic bus bar 4 is disposed in the resin molding portion 20. - 特許庁 - 内部マスタバス１８は、ＣＰＵ４の命令に基づく信号を伝送する。
An internal master bus 18 transmits a signal based on a command from a CPU 4. - 特許庁 - 内部バス１４には、複数個のＬ２メモリ３１〜３４が接続される。
A plurality of L2 memories 31 to 34 are connected to the internal bus 14. - 特許庁 - プロセッサ内蔵集積回路および内部バス観測方法
INTEGRATED CIRCUIT WITH BUILT-IN PROCESSOR AND INTERNAL BUS OBSERVING METHOD - 特許庁 - Ｉ／Ｏの動作遅延による内部システムバスのロックを阻止する。
To prevent an internal system bus from being locked due to I/O operation delay. - 特許庁 - クロスバスイッチ３５は、ルータの内部でパケットの転送を行う。
A crossbar switch 35 transfers a packet inside a router. - 特許庁 - 複雑な回路を必要としないで、半導体集積回路の内部バス試験を効率よく実行することのできる内部バス試験装置及び内部バス試験方法を提供する。
To provide a device and a method for testing an internal bus capable of effectively performing a test for the internal bus of a semiconductor integrated circuit without requiring a complicated circuit. - 特許庁 - １チップの半導体集積回路に内部バスを設け、かかる内部バスを介して通信を可能にするべくこの半導体集積回路内部にバスバッファを設けている。
A one-chip semiconductor integrated circuit is provided with an internal bus, and this semiconductor integrated circuit is provided with bus buffers 710-750 for realizing communications through the internal bus. - 特許庁 - マイクロコンピュータは、内部バス６８と、前記内部バスに結合されている中央演算部６１と、前記内部バスに結合された不揮発性メモリ６３とを含む。
A microcomputer includes an inner bus 68, a central arithmetic section 61 connected to the inner bus and a nonvolatile memory 63. - 特許庁 - バス調停部（２Ａ）は各モジュールへの内部バス（１３、２３）とホスト（Ｈ）への外部バス（３）との接続を管理する。
A bus arbitration part (2A) manages connections between the internal buses (13, 23) with each module and external buses (3) with the host (H). - 特許庁 - 前記内部バスは、PCIバス、ISAバス、DIMMスロット、SIMMスロット、PCMCIAスロット、又はサーバブレードスロットから選択する。
The internal bus is selected from a PCI bus, an ISA bus, a DIMM slot, an SIMM slot, a PCMCIA slot, and a server blade slot. - 特許庁 - 同一の信号線を介して、内部バスマスタと内部バススレーブに対して転送状態を示す信号を送信する処理回路において、内部バスマスタと外部バススレーブ間のデータ転送と、外部バスマスタと内部バススレーブ間のデータ転送とを適切に実行する制御装置及び制御方法を提供する。
To provide a controller and a control method for properly executing data transfer between an internal bus master and an external bus slave and data transfer between an external bus master and an internal bus slave in a processing circuit transmitting signals each showing a transfer status to the internal bus mater and the internal bus slave via the same signal line. - 特許庁 - 外部Ｉ／Ｆ１６は、第１の内部バスと第２の内部バスとの間に多重バス接続され、メインメモリにメモリコントローラ１５を介してアクセスする場合とレジスタ３１にアクセスする場合とで、利用する内部バスを切り替える。
An external I/F 16 is multiple bus-connected between the first internal bus and the second internal bus, and an internal bus for use is switched between such a case that a main memory is accessed via the memory controller 15 and such a case that the register 31 is accessed. - 特許庁 - 内部バスと、１つ以上の外部バスを有する外部バスアーキテクチャの間のネットワークインタフェースは、外部インタフェースエンジンと内部インタフェースを有する。
A network interface between an internal bus and an external bus architecture having one or more external buses includes an external interface engine 30 and an internal interface 34. - 特許庁 - マイクロプロセッサと外部デバイスとの間での情報交換が行われる通常のバスアクセスタイミングを避けたタイミングで、外部バスの内部接続をマイクロプロセッサの内部バスからデバッグ制御回路に切り替る。
The internal connection of an internal bus Sc is switched from the internal bus Sb of a microprocessor 1 to a debug control circuit 3 in timing avoiding normal access timing in which information exchange is performed between the microprocessor 1 and an external device. - 特許庁 - 内部バスと、第１の接続点において前記バスに接続されたマスターと、第２の接続点において前記内部バスに接続され、前記マスターと通信可能に設けられたスレーブと、検証モジュールとを備えた半導体デバイス。
A semiconductor device comprises: an internal bus; masters connected to the bus at first connection points; slaves connected to the internal bus at second connection points and provided so as to allow communication with the masters; and a verification module. - 特許庁 - ＣＰＵバス１１９と内部バス１２０は、ブリッジ回路１０４によって接続し、データの割付を変換する変換回路１２１を内部バス１２０に接続した。
The CPU bus 119 and the internal bus 120 are connected together by a bridge circuit 104, and a converting circuit 121 converting the allocation of data is connected to the internal bus 120. - 特許庁 - ＭＡＣハードウェア１は、フレーム送信部１０と、フレーム受信部１１と、内部バス調停回路１２と、アドレス制御部１３と、外部バス用ＤＭＡインターフェース１４と、制御レジスタ１５と、内部バス１６とを備える。
The MAC hardware 1 has a frame transmitting part 10, a frame receiving part 11, an internal bus arbitration circuit 12, an address control part 13, a DMA interface 14 for external bus, a control register 15 and an internal bus 16. - 特許庁
