「御用命」を含む例文一覧(17)

  • 御用命の程願上候
    We solicit your patronage.  - 斎藤和英大辞典
  • 御用命の程願上候
    We beg you will favour us with your orders  - 斎藤和英大辞典
  • 御用命の程願上候
    We request to be favoured with your orders  - 斎藤和英大辞典
  • 御用命の程願上候
    We request to be favoured with your custom  - 斎藤和英大辞典
  • 御用命おおせつけ被下度{くだされたく}候
    We beg you will favour us with your orders.  - 斎藤和英大辞典
  • 御用命次第即時お届け可仕候
    The goods are delivered immediately on receipt of order.  - 斎藤和英大辞典
  • 多少にかかわらず御用命仰付け被下度候
    We solicit your orders, however small.  - 斎藤和英大辞典
  • そして明治7年(1874年)に青山所、翌8年(1875年)には吹上所の内部装飾の御用命を受ける。
    The firm received orders from Imperial families for interior decoration of Aoyama Imperial Palace in 1874, and of Fukiage Imperial Palace in 1875.  - Wikipedia日英京都関連文書対訳コーパス
  • 御用命次第即時届け仕る可く候{ごようめいしだいそくじおとどけつかまつるべくそうろう}
    We will deliver the goods immediately on receipt of your order.  - 斎藤和英大辞典
  • なお、デバッグ支援装置は、デバッグ時に、記憶部に記憶されている専用命令の発行のタイミングを制する制部を有している。
    The debug support device includes a control part which controls timing of issuing the dedicated instruction stored in the storage part in debugging. - 特許庁
  • 操作手段6によりテストプログラムにおけるアクセス範囲、分岐範囲を指定し、指定されたアクセス範囲/分岐範囲の命令を生成したり、チェック・ポイント用命令の挿入位置等を指定し、チェック・ポイント用命令挿入位置制手段3aにより指定された位置にチェック・ポイント用命令を挿入する。
    An access range and a branch range in a test program are specified by an operating means 6, an instruction in the specified access range/ branch range is generated, an insert position for the check point instruction is specified, and the check point instruction is inserted in a position designated by a check point instruction insert position control means 3a. - 特許庁
  • エントリそれぞれに対応して設けられるALUユニット(34)において、MIMD用命令に従って制信号群を生成するMIMD用命令デコーダ(74)と、このMIMD命令を指定するデータを格納するMIMD用レジスタ(72)を設けるとともに、ALU間通信回路(71)を設ける。
    Each ALU (Arithmetic Logic Unit) 34 installed in association with each entry includes an MIMD instruction decoder 74 generating a group of control signals according to an MIMD instruction, an MIMD register 72 storing data designating the MIMD instruction, and an inter-ALU communication circuit 71. - 特許庁
  • この制装置10では、マイクロコードで記述された専用命令および汎用命令により命令コードレベルで専用データ処理ユニット31と汎用データ処理ユニット32を同期制することが可能であり、回路規模を大きくすることなく、それらのユニットにおいて多重処理を行うことができる。
    This controller 10 can synchronously control the dedicated data processing unit 31 and the general data processing unit 32 with dedicated instructions and general instructions described in microcode on an instruction code level, so that multiprocessing can be performed by these units, without increasing the circuit scale. - 特許庁
  • 本発明は、マルチジョブを処理するシングルプロセッサ・システムにおいて、専用命令なしで効率良く安全にユーザプロセスレベルで排他制を行う新規なコンピュータ、その制方法及びこの方法を記録した記録媒体を提供することを目的とする。
    To provide a new computer for efficiently and safely performing exclusive control on a user process level without any dedicated instruction in a single processor system for multi-job processing, its control method, and a storage medium for storing the same method. - 特許庁
  • システムコントローラ14は、基本命令プロセッサ11がフェッチした命令をデコードするデコーダ16を備え、デコーダ16の出力に基づいて専用命令プロセッサ12のための電源制部51、クロック信号生成部52、プログラムカウンタ53、及び条件フラグ54を制する。
    A system controller 14 includes a decoder 16 for decoding the instruction fetched by the basic instruction processor 11, so as to control a power source control part 51, a clock signal generating part 52, a program counter 53, and a condition flag 54 for the exclusive instruction processor 12 based on the output of the decoder 16. - 特許庁
  • プログラムのデコード結果が応用命令のときに制レジスタCTRLがマルチプレクサ2_1の出力を汎用CPUの当該命令処理プログラムが格納されているアドレスとし、デコード結果が基本処理命令のときに汎用CPUが読み出すアドレスを該汎用CPUの読む命令自身のアドレスとする切り替えを行う。
    A control register CTRL performs switching so that the output of a multiplexer 21 is to be the address where the corresponding instruction process program of the general CPU is stored when the decoding result of the program is an application instruction and an address that the general CPU reads is to be the address of an instruction itself that the general CPU reads when the result is a basic process instruction. - 特許庁
  • 一実施例では、データ・プロセッサ(10)によって割り込み認識遅延命令(IDLY4)を実行し、制された区間にわたって、即ち、所定の時間期間または所定の命令数の間、割り込みの認識を遅延させるか、あるいは条件付きで遅延させることによって、変更処理を定義する専用命令を用いることなく、リード/モディファイ/ライト命令シーケンスを実行可能とする。
    A delay interrupt recognition instruction (IDLY4) is executed by the data processor (10) to delay or conditionally delay interrupt recognition for a controlled interval, either for a predetermined period of time or for a predetermined number of instructions, so that a read/modify/write sequence of instructions can be performed without dedicated instructions which define modification processing. - 特許庁

例文データの著作権について