小川通-東中筋通(天使突抜通) Ogawa-dori Street -- Higashinakasuji-dori Street (Tenshinotsukinuke-dori Street)
- Wikipedia日英京都関連文書対訳コーパス
天使突抜通(てんしつきぬけどおり)とも呼ばれる。 It is also called Tenshitsukinuke-dori Street.
- Wikipedia日英京都関連文書対訳コーパス
なお、「大宮一、二、三丁目」「天使突抜一、二、三、四丁目」「突抜一、二丁目」の「丁目」を各1町と数えた場合は6町増えて517町となる。 If you count '1, 2, and 3-chome Omiya', '1, 2, 3, and 4-chome Tenshitsukinuke', and '1 and 2-chome Tsukinuke' independently, the number is 517, increased by 6.
- Wikipedia日英京都関連文書対訳コーパス
中心部の町名に「図子」や「突抜」とあるものは図子に由来する。 When a area has 'Zushi' or 'Tsukinuke' in its name, it comes from the zushi.
- Wikipedia日英京都関連文書対訳コーパス
南の延長線上を東中筋通(ひがしなかすじどおり、別名天使突抜通、てんしのつきぬけどおり)が走る。 The Higashinakasuji-dori Street, also known as Tenshinotsukinuke-dori Street, runs along its southern extension.
- Wikipedia日英京都関連文書対訳コーパス
ブレーキ制御の内容(例えばブレーキを開始するタイミング)は、衝突部位および突抜部位に基づいて決定される。 The content of brake control (for example, timing for starting braking) is determined based on the collision portion and the penetration portion. - 特許庁
これにより、アークシールド12の少なくとも一部がデッキプレート13の溶融により下方へ突抜けて溶融金属の飛散を防止する。 As a result, at least a portion of the arc shield 12 is punched through downward by melting of the deck plate 13 and the splashing of the molten metal is prevented. - 特許庁
簡便に画素に発生する突抜け電圧を低減することができ、フリッカの発生を抑制することができる液晶表示装置を提供する。 To provide a liquid crystal display device that reduces punch-through voltage generated at a pixel simply and suppresses generation of flickers. - 特許庁
次に、衝突軽減装置は、他車両が自車両を突き抜けた場合における突抜部位を衝突部位および衝突角度から推定する。 Subsequently, the collision reduction device presumes a penetration portion when the other vehicle penetrates the own vehicle from the collision portion and the collision angle. - 特許庁
PMOS型素子のボロン突抜けおよびNMOS型素子の短チャネル効果を抑制することができる、デュアルゲートCMOS型半導体装置を提供する。 To provide a dual gate CMOS semiconductor device, wherein the boron punch-through of a PMOS element and a short channel effect of an NMOS element are suppressed. - 特許庁
静電保護素子においてはコンタクト直下に不純物濃度が低く接合が深い不純物拡散領域を備え、MOSトランジスタにおいては形成面積を増大させずに静電気によるコンタクト突抜けを防止する。 To include an impurity diffusion region having a low impurity concentration and a deep junction depth immediately below a contact in an ESD protection element, and to prevent contact penetration in an MOS transistor due to static electricity without increasing a formation area in an MOS transistor. - 特許庁
エッチング時の自然酸化膜の部分的残存によるエッチング残渣の発生や部分的な過大エッチングによる下地層 (例、ゲート酸化膜2) の突抜けを防いで、平坦なエッチングを達成する。 To perform flat etching by preventing passing of a substrate layer (e.g. a gate oxide film 2) by generating an etching residue due to partial residue of a nature oxide film when etched or partially excess etching. - 特許庁
ウエハ上における非導通コンタクト孔2や突抜け欠陥位置と大きさ及び欠陥層の厚さが明確なサンプルを作成し、これを評価することによって、検査装置の検査条件を適正化する。 Inspection conditions of an inspection apparatus are made proper by creating a sample where a nonconductive contact hole 2 on a wafer through defect position and size thereof, and the thickness of a defect layer are clear, and by evaluating the sample. - 特許庁
PMOSのゲート電極7にp型ポリシリコン膜5が含まれ、かつ窒化シリコン膜13と共存する場合に、該p型ポリシリコン膜5からのホウ素の拡散やゲート酸化膜4の突抜けを防止し、PMOS特性を安定化させる。 To prevent diffusion of boron frame a p-type polysilicon film and penetration through a gate oxide film and to stabilize the characteristics of a P-channel MOS transistor, when polysilicon film is contained in the gate electrode of the P-channel MOS transistor and the polysilicon film coexists with a silicon nitride film. - 特許庁
MIS型半導体装置において、ボロンの突抜を防止するために、ゲート絶縁膜としてシリコン窒化酸化膜を形成し、かつシリコン窒化酸化膜中の窒素がゲート絶縁膜とシリコン基板との界面に窒素が集中することを防止し、NBTIによるトランジスタの特性不良を防止する。 To form a silicon nitride oxidized film as a gate insulating film for preventing boron from punching through, to prevent nitrogen in the silicon nitride oxidized film from being concentrated on the interface of the gate insulating film and a silicon substrate, and to prevent the characteristic defect of a transistor by NBTI in a MIS semiconductor device. - 特許庁
製造工程の増加及び長時間化を招くことなく、短チャネル効果を抑制し、オフ電流を低減させ、ゲート電極の空乏化を抑制し、ボロンのゲート絶縁膜突抜けを防止する高性能で高信頼性を有する微細化したデュアルゲート型CMOSトランジスタを製造することができる半導体装置の製造方法を提供する。 To provide a method of manufacturing a semiconductor device, which allows manufacturing of a high-performance and very reliable dual gate CMOS transistor reduced in size, wherein a short channel effect is suppressed and off-state current is reduced and depletion a gate electrode is suppressed and penetration of boron through a gate insulation film is prevented, without increasing the number and the time of manufacturing processes. - 特許庁
複数本のコードからなる情報通信用ケーブルを成端するために、接触子58を組み込んだハウジング1に上記ケーブルを挿入するようにしたモジュラプラグにおいて、上記ハウジング1のケーブルを挿入する側とは反対側に、各コード71が突き抜け可能な突抜孔2を形成した。 In the modular plug wherein in order to make ends of cables for information communication consisting of plug chords, the cables are made to be inserted into a housing 1 in which contact units 58 are incorporated, penetration holes 2 are formed wherein chords 71 are capable of penetrating to the opposite side to the side, into which cables of the housing 1 are inserted. - 特許庁