遅延回路40は、所定の遅延量だけこの検出信号を遅延させる。 A delay circuit 40 delays the detection signal by a predetermined delay amount. - 特許庁
遅延回路17は、遅延制御部18からの遅延設定値にしたがって遅延量を変化させる。 The circuit 17 causes the delay quantity to vary, according to a delay setting value from the unit 18. - 特許庁
受信データ201を遅延回路202,204,206で順に遅延させる。 Delay circuits 203, 204, 206 sequentially delay received data 201. - 特許庁
遅延手段B2は、クロック信号を遅延させる。 The delay means B2 delays the clock signal. - 特許庁
遅延素子12は、情報信号S1を遅延させる。 A delay element 12 delays an information signal S1. - 特許庁
可変遅延回路の遅延時間精度を向上させる。 To improve accuracy in a delay time of a variable delay circuit. - 特許庁
セル遅延削減方法及びセル遅延削減システム CELL DELAY REDUCING METHOD AND CELL DELAY REDUCTION SYSTEM - 特許庁
シンボル遅延回路22は、遅延量可変の遅延回路であり、検出されたTFCに応じた遅延量分、上記相関出力を遅延させる。 The symbol delay circuit 22 is the one with a variable delay amount, and delays the correlation output for the delay amount according to a detected TFC. - 特許庁
セル遅延を削減するセル遅延削減方法及びセル遅延削減システムを提供する。 To provide a cell delay reducing method and a cell delay reduction system to reduce delay of cells. - 特許庁
遅延回路は前記正方向遅延アレイを経由して出力される非同期クロック信号を遅延させる。 A delay circuit delays an asynchronous clock signal outputted through the forward delay array. - 特許庁
遅延ラインは直列連結された多数の単位遅延器を含み、外部クロック信号を遅延させる。 The delay line comprises many unit delay devices connected in series and delay an external clock signal. - 特許庁
その結果 マイナス効果を遅延させる It delays the negative effects. - 映画・海外ドラマ英語字幕翻訳辞書
遅延回路17は遅延制御装置22からの制御信号にしたがって遅延量を変化させる。 A delay circuit 17 changes the delay quantity according to a control signal from a delay control device 22. - 特許庁
遅延回路(遅延時間)の温度依存性を低減し、遅延回路の特性を向上させる。 To reduce the temperature dependency of a delay circuit (delay time) and to improve the characteristics of the delay circuit. - 特許庁
第1の遅延手段72は、入力クロック信号を第1の遅延時間だけ遅延させる。 The first delay means 72 delays the input clock signal just for a first delay time. - 特許庁
遅延回路102−kは、入力信号F_inを第1の遅延時間だけ遅延させる。 The delay circuit 102-k delays the input signal Fin by a 1st delay time. - 特許庁
遅延回路75、76は、M個の線形合成信号を、それぞれ異なる遅延時間だけ遅延させる。 Delay circuits 75, 76 delay the M-sets of linearly synthesized signals by different delay times. - 特許庁
セル遅延ライブラリが提供する遅延モデルの精度を向上させること。 To enhance precision of a delay model that a cell delay library provides. - 特許庁
遅延器232は、各偶数画素の色差値を1画素分遅延させる。 A delay unit 232 delays a color difference value of each even number of pixels by one pixel. - 特許庁
遅延回路301は、グローバルクロックCKを所定時間だけ遅延させる。 A delay circuit 301 delays the global clock CK by a prescribed time. - 特許庁
遅延要素11〜13は、信号c1を順番に遅延させる。 The delay elements 11 to 13 successively delay the signal c1. - 特許庁
遅延部62は、画素毎の加算の結果を1フレーム分遅延させる。 A delay section 62 causes the result of addition for each pixel to be delayed by one frame. - 特許庁
遅延手段4は、サンプリングパルスに可変に遅延時間を生じさせる。 The delay means generates a delay time variably to a sampling pulse. - 特許庁
遅延回路(delay)11_1〜11_(N-2)は、クロック信号φ[0]を順次遅延させる。 Delay circuits (delay) 11_1 to 11_(N-2) delay the clock signal ϕ[0] sequentially. - 特許庁
遅延手段により、コマンドの送信タイミングを遅延させる。 The transmission timing of the command is delayed by a delay means. - 特許庁
遅延回路41は、前記時間データに応じて入力信号を遅延させる。 A delay circuit 41 delays the input signal in response to the time data. - 特許庁
遅延部108は、信号生成部107から発生する符号パターンを遅延させる。 The delay part 108 delays the code pattern generated from the signal generation part 107. - 特許庁
遅延回路tdnは立ち上がりエッジを遅延させ、遅延回路tdpは立ち下がりエッジを遅延させる。 The delay circuit tdn delays the leading edge of an inverted clock signal, and the delay circuit tdp delays the trailing edge of a clock signal. - 特許庁
遅延時間計測部52により測定された遅延時間を示す遅延時間データを、遅延時間記録部53に記録させる。 Delay time data measured at a delay time measuring section 52 is recorded at a delay time recording section 53. - 特許庁
遅延部121,122は、遅延量が可変の可変遅延部を含み、分岐部110によって分岐された各駆動信号をそれぞれ遅延させる。 The delay units 121 and 122 include a variable delay unit whose delay amount is variable and cause delay in respective driving signals branched by the branch unit 110. - 特許庁
また、遅延セル32の遅延量が、遅延セル31の遅延量よりも少なくなるよう設定されている。 In addition, the delay quantity of the delay cell 32 is set so as to become smaller than that of the delay cell 31. - 特許庁
遅延時間を回路遅延と配線遅延の観点から遅延時間を短縮させる多ビットのシフト回路を提供すること。 To obtain a multiple-bit sift circuit which reduces delay time from the viewpoint of circuit delay and wire delay. - 特許庁
遅延回路102−mは、入力信号F_inを第1の遅延時間より長い第2の遅延時間だけ遅延させる。 The delay circuit 102-m delays the input signal Fin by a 2nd delay time longer than the 1st delay time. - 特許庁
第1の遅延回路102は、遅延制御信号演算回路108が生成した遅延制御信号に基づいて、入力信号を遅延させる。 A first delay circuit 102 makes an input signal delay, based on the delay control signal produced by the delay control signal arithmetic circuit 108. - 特許庁
遅延ライン回路は、直列に連結される複数の遅延セルを備える。 Delay line circuits include a plurality of delay cells connected in series. - 特許庁
反転遅延回路は、入力信号を前記所定時間遅延させる遅延回路と、所定時間遅延された信号を反転させる反転回路とを具備し、遅延回路は遅延同期ループ回路より構成されることが望ましい。 The delay circuit has a delay circuit for delaying the input signal for the predetermined time and an inverting circuit for inverting the signal delayed for the predetermined time in such a manner that the delay circuits are desirably constituted of delay synchronizing loop circuits. - 特許庁
遅延制御回路1は、基準クロック信号を遅延させる基準可変遅延回路3と、ストローブ信号を遅延させるストローブ可変遅延回路17と、同一構成である上記可変遅延回路3,17にテスト用遅延時間を設定するテスト用遅延制御回路9と、を備える。 The delay control circuit 1 includes a reference variable delay circuit 3 which delays a reference clock signal, a strobe variable delay circuit 17 which delays the strobe signal, and the delay control circuit 9 for testing which sets a delay time for testing on the variable delay circuits 3 and 17 having the same constitution. - 特許庁
セル遅延ライブラリとその作成方法、及び遅延解析方法 CELL DELAY LIBRARY AND METHOD OF CREATING THE SAME, AND DELAY ANALYSIS METHOD - 特許庁
符号化部106により符号化された字幕データを遅延バッファ112により遅延させると共に、遅延バッファ112の遅延時間よりも時間インターリーブ長以上短くした遅延時間で、上記符号化された字幕データを遅延バッファ115,116により遅延させる。 A delay buffer 112 delays caption data coded by a coding section 106, and delay buffers 115, 116 delay the coded caption data in a delay time decreased more than the delay time of the delay buffer 112 by an interleave time length or over. - 特許庁
符号化部106により符号化された映像データを遅延バッファ112により遅延させると共に、遅延バッファ112の遅延時間よりも時間インターリーブ長以上短くした遅延時間で、上記符号化された映像データを遅延バッファ115,116により遅延させる。 A delay buffer 112 delays video data coded by a coding section 106, and delay buffers 115, 116 delay the coded video data in a delay time decreased more than the delay time of the delay buffer 112 by an interleave time length or over. - 特許庁
変調手段から出力された放送波信号を遅延させる遅延手段と、放送波信号における上位送信局との間の距離に基づいて遅延時間を算出する遅延時間算出手段と、遅延手段にその遅延時間を設定する遅延時間設定手段とを有する。 The antenna includes a delay means for delaying the broadcast wave signal output from the modulating means, a delay time calculating means for calculating a delay time based on a distance from an upper station of the broadcast wave signal, and a delay time setting means for setting the delay time in the delay means. - 特許庁
制御部は、出力信号が閾値よりも大きくなるまで、遅延の大きさを順次に変化させるクロック−データ間遅延調整手段62と、遅延の大きさを示す遅延制御信号を生成して、遅延制御信号を遅延部に送る遅延制御信号生成手段66とを備える。 The control unit includes a clock-data delay adjusting means 62 for changing the magnitude of delay sequentially until the output signal becomes larger than the threshold, and a delay control signal generating means 66 for generating a delay control signal, which shows the magnitude of delay, and transmits the delay control signal to the delay unit. - 特許庁
字幕遅延部は、入力遅延時間情報に基づいて、字幕ページごとに固定遅延時間から入力遅延時間を減算することにより、可変遅延時間を算出し、字幕信号に応じた可変遅延時間だけ字幕信号を遅延させる。 A closed caption delaying part calculates a variable delay time by subtracting an input delay time from the fixed delay time for each closed caption page on the basis of the input delay time information and delays a closed caption signal by the variable delay time corresponding to the closed caption signal. - 特許庁
伝送装置は、伝送するデータを第1遅延時間だけ遅延させる第1遅延部と、第1遅延部から出力されたデータを第2遅延時間だけ遅延させる第2遅延部と、制御信号に応じて第1遅延部および第2遅延部から出力されたデータを多重化し出力する第1多重化部とを含む。 A transmission device includes a first delay section for delaying data transmitted by a first delay time, a second delay section for delaying the data outputted from the first delay section by a second delay time, and a first multiplexing section for multiplexing the data outputted from the first delay section and the second delay section according to a control signal and outputting the data. - 特許庁
遅延部100は、互いに接続されたn(nは3以上の自然数)段の同一構成の遅延ユニットを有し、各遅延ユニットに入力された信号を遅延させて各遅延ユニットから出力させる。 A delay unit 100 comprises n-stage (n is a natural number larger than or equal to 3) delay units of same configuration, each of which is connected to one another, and delays input signals entered into each delay unit and then outputs the signals from each delay unit. - 特許庁
遅延時間の短い遅延波に対するキャンセラの変動追従特性を劣化させることなく、遅延時間の長い遅延波もキャンセルし得る遅延波キャンセラを提供する。 To provide a delay wave canceller cancels for even delay waves with long delay time without degrading fluctuation following characteristics of a canceller against delay waves with short delay time. - 特許庁
微小遅延素子24は、基準クロックCLKを遅延させることにより遅延クロックCLKDを発生させる。 A very-small-delay element 24 delays the reference clock CLK to produce the delay clock CLKD. - 特許庁
また、可変遅延回路は可変遅延回路制御メモリによって制御され、可変遅延回路制御メモリの記憶内容を変えることにより、可変遅延回路の遅延量を変化させる。 Further, the variable delay circuit is controlled by a control memory of the variable delay circuit and the delay amount of the variable delay circuit is changed by changing storage contents of the control memory of the variable delay circuit. - 特許庁
遅延部152および遅延部154は、それぞれストリーム#Aおよびストリーム#Bの送信タイミングを、遅延時間決定部158によって決定された遅延時間だけ遅延させる。 The delay portions 152 and 154 respectively delay transmission timings of the streams #A and #B by delay time determined by a delay time determining portion 158. - 特許庁
遅延部152および遅延部154は、それぞれストリーム#Aおよびストリーム#Bの送信タイミングを、遅延時間決定部158によって決定された遅延時間だけ遅延させる。 The delay units 152 and 154 delay a transmission timing of the streams #A and #B just by a delay time determined by a delay time determination unit 158. - 特許庁