「-ary」を含む例文一覧(73)
1 2 次へ＞- METHOD AND DEVICE FOR N-ARY INTEGRATION
ｎ値積算方法及び装置 - 特許庁 - n-ARY GRAPH DISPLAY DEVICE AND STORAGE MEDIUM HAVING n-ARY GRAPH DISPLAY PROCESSING PROGRAM STORED THEREON
ｎ進グラフ表示装置及びｎ進グラフ表示処理プログラムを記憶した記憶媒体 - 特許庁 - An s-ary expansion section 28 obtains the s-ary expansion of the integer k for each of a plurality of radixes (s).
ｓ進展開部２８は、複数の基数ｓ毎に整数ｋのｓ進展開を求める。 - 特許庁 - RECEPTION DEVICE IN M-ARY COMMUNICATION SYSTEM
Ｍ−ａｒｙ通信システムにおける受信装置 - 特許庁 - To visualize the change of an n-ary numerical value and to deepen the understanding for n-ary numbers in an n-ary graph display device for graphing and displaying the n-ary numerical value.
ｎ進数値をグラフ化して表示するためのｎ進グラフ表示装置であり、ｎ進数値の変化を視覚的にとらえ、ｎ進数に対する理解を深めること。 - 特許庁 - An N-ary counter group 1 has N-ary counters 1-1 to 1-N, and a clock signal is applied to each N-ary counter 1-i, and each N-ary counter outputs the clock signal after increasing its cycle.
Ｎ進カウンタ群１は、Ｎ進カウンタ１−１〜１−Ｍを有し、各Ｎ進カウンタ１−ｉは、クロック信号を印加され、そのクロック信号の周期を増加させて出力する。 - 特許庁 - For example, when a plurality of memory arrays ARY[0]-ARY[3] are provided in a memory block MB1, the sizes A[0]-A[3] of the ARY[0]-ARY[3] are different stepwise.
例えば、メモリブロックＭＢ１内に複数のメモリアレイＡＲＹ［０］〜ＡＲＹ［３］が備わった構成において、ＡＲＹ［０］〜ＡＲＹ［３］のサイズＡ［０］〜Ａ［３］が段階的に異なるように形成される。 - 特許庁 - RECEIVING DEVICE IN M-ARY COMMUNICATIONS SYSTEM
Ｍ−ａｒｙ通信システムにおける受信装置 - 特許庁 - An N-ary symbol mapping part 113 respectively allocates the coded symbol of a code word constituted of the N-ary symbol to the signal point of a modulation system having an N-ary signal point such as N-ary PSK.
Ｎ値シンボルマッピング部１１３は、上記Ｎ値シンボルで構成される符号語の符号化シンボルを、Ｎ値ＰＳＫなどＮ値の信号点を持つ変調方式の信号点にそれぞれ割り当てる。 - 特許庁 - The baud rate generator 1 includes an m-ary/(m-1)-ary down counter 2 and a counter switching control section 3.
このボーレート発生器１は、ｍ進／ｍ−１進ダウンカウンタ２と、カウンタ切替制御部３とを備える。 - 特許庁 - The m-ary/(m-1)-ary down counter 2 switches different frequency division ratios and frequency-divides the reference clock RCLK.
ｍ進／ｍ−１進ダウンカウンタ２は、異なる分周比を切り替えて基準クロックＲＣＬＫを分周する。 - 特許庁 - A cost evaluation section 30 obtains the calculation cost when k-multiplication is performed in s-ary system based on the number of non-zero digits of each s-ary expansion.
コスト評価部３０は、各ｓ進展開の非零桁の個数に基づいてｓ進法によりｋ倍算を行った場合の計算コストを求める。 - 特許庁 - To provide a method and a device for n-ary operation with which the expansion of constitutive circuit scale is suppressed and an n-ary adding processing speed is accelerated.
構成する回路規模の増大を抑え、かつ、ｎ値の加算処理スピードを高速にするようにしたｎ値積算方法及び装置を提供する。 - 特許庁 - A symbol N-ary coding part 111 makes binary input information 110 which is the input of an information bit sequence into an N-ary symbol.
シンボルＮ値化部１１１は、情報ビット系列の入力であるバイナリ入力情報１１０をＮ値シンボル化する。 - 特許庁 - The n-ary tree can fit in memory but not in cache.
多進木はメモリにはふさわしいがキャッシュにはそうでない。 - コンピューター用語辞典 - A memory cell array ARY has a plurality of sub-arrays SARY.
メモリセルアレイＡＲＹは、複数のサブアレイＳＡＲＹを有する。 - 特許庁 - RECEIVER FOR M-ARY-QAMMIMO COMMUNICATION SYSTEM
Ｍ−ａｒｙ−ＱＡＭＭＩＭＯ通信システムのための受信装置 - 特許庁 - A fixed mapping from q-ary symbols to samples is selected.
ｑ元シンボルからサンプルへの固定マッピングを選択する。 - 特許庁 - A received signal y_0(t) is modulated by M-ary-QAM method.
受信信号ｙ_０（ｔ）は、Ｍ−ａｒｙ−ＱＡＭ法で変調されている。 - 特許庁 - To accelerate the previous operation speed of a ϕ-ary sliding window method.
φ進スライディング・ウインドウ法における事前演算を高速化する。 - 特許庁 - An N-ary coding/N state LDPC coding part 112 generates an N-ary parity check bit according to an arithmetic operation for which N is a modulus for the information made into the N-ary symbol.
Ｎ値化／Ｎ状態LDPC符号化部１１２は、上記Ｎ値シンボル化された情報を、Ｎを法とする演算にしたがって、上記Ｎ値パリティ検査ビットを生成する。 - 特許庁 - An N-ary modulation part 114 generates a signal modulated by the N-ary PSK on the basis of the allocation result of the N-ary symbol mapping part 113, upconverts it to a radio frequency and radio-transmits it.
Ｎ値変調部１１４は、上記Ｎ値シンボルマッピング部１１３の割り当て結果に基づいて、Ｎ値ＰＳＫで変調した信号を生成し、これを無線周波にアップコンバートして無線送信する。 - 特許庁 - In a memory cell array ARY, plural memory cells C1, C1B, Cn, CnB are arranged in a matrix state.
メモリセルアレイＡＲＹは、複数のメモリセルＣ１，Ｃ１Ｂ，Ｃｎ，ＣｎＢがマトリクス状に配置されている。 - 特許庁 - To attain SN ratio estimation in a receiver of an M-ary communication system.
Ｍ−ａｒｙ通信システムの受信装置においてＳＮ比推定を実現する。 - 特許庁 - To provide tracking characteristics of a reception device in an M-ary communication system.
Ｍ−ａｒｙ通信システムにおける受信装置の同期追跡特性を向上させる。 - 特許庁 - In a PBMM (Pipelined Bipartite Modular Multiplication) method, modulus M which is an r-ary and n-digit integer, r-ary and n-digit multiplicand X, and multiplier Y are input in X*Y=X×Y×r^-m mod M.
ＰＢＭＭ法において、Ｘ＊Ｙ＝Ｘ・Ｙ・ｒ^-m ｍｏｄ Ｍにおいて、ｒ進ｎ桁の整数である法Ｍ、ｒ進でｎ桁の被乗数Ｘ及び乗数Ｙを入力とする。 - 特許庁 - To solve a conventional problem that a circuit scale is expanded since error-correcting apparatuses are required in accordance with respective (m) values if the number (m) of transport information bits per symbol is multiple in the case of performing error correction in an M-ary/SS scheme.
従来M-ary/SS方式で誤り訂正を行う場合、１シンボル当りの伝送情報ビット数ｍが複数の場合、各ｍの値に対応する誤り訂正装置が必要で回路規模が大きくなる。 - 特許庁 - To obtain a spread spectrum transmitter and a spread spectrum receiver in an M-ary/SS system which is capable of raising the transmission rate while suppressing the increase in the circuit scale as much as possible.
回路規模の増大をできるだけ抑制しつつ、伝送速度を高速化することが可能な、M-ary/SS方式のスペクトル拡散送信装置及びスペクトル拡散受信装置を得る。 - 特許庁 - This paper proposes a VLSI architecture for computing the distance between ordered h-ary trees, as well as arbitrary ordered trees.
本論文では, 任意の順序木だけでなく, 順序の付いたh分木間の距離を計算するためのVLSIアーキテクチャを提案している. - コンピューター用語辞典 - This paper proposes a VLSI architecture for computing the distance between ordered h-ary trees, as well as arbitrary ordered trees.
本論文では、任意の順序木だけでなく、順序の付いたh分木間の距離を計算するためのVLSIアーキテクチャを提案している。 - コンピューター用語辞典 - METHOD FOR QUANTIZING INPUT SIGNAL OF N SAMPLES INTO STRING OF k SYMBOLS DRAWN FROM q-ARY ALPHABET
Ｎ個のサンプルを含む入力信号を、ｑ元アルファベットから選択されたｋ個のシンボルのストリングに量子化する方法 - 特許庁 - To provide a method for quantizing an input signal of N samples into a string of (k) symbols drawn from a q-ary alphabet.
方法は、Ｎ個のサンプルの入力信号をｑ元アルファベットから引き出されるｋ個のシンボルのストリングに量子化する。 - 特許庁 - SYSTEM HAVING ENCODER GENERATING BALANCED NON-BINARY Q-ARY OUTPUT SYMBOL SEQUENCE AND METHOD FOR OPERATING ENCODER
均衡の取れた非バイナリのｑ−ａｒｙ出力シンボルシーケンスを生成する符号器を備えるシステム及び符号器の動作方法 - 特許庁 - An associative memory cell array CAM- ARY and a test block TB are provided corresponding to each of sub memory cell arrays 100.0-100.3.
各サブメモリセルアレイ１００．０〜１００．３に対応して、連想メモリセルアレイＣＡＭ＿ＡＲＹとテストブロックＴＢが設けられる。 - 特許庁 - To provide an image processing apparatus and an image processing program capable of performing N-ary processing at a higher speed than in a conventional way.
従来に比較してＮ値化処理を高速化できる画像処理装置および画像処理プログラムを提供すること。 - 特許庁 - To improve a receiving characteristic without lowering frequency use efficiency when an M-ary/SS technology and an MIMO technology are combined.
Ｍ−ａｒｙ／ＳＳ技術とＭＩＭＯ技術を組み合わせた場合に、周波数利用効率を低下させることなく受信特性を向上させること。 - 特許庁 - To provide a chart editing device for not making a user perform useless editing work when the user decides the relative position of a cell bound ary.
ユーザがセル境界の相対的な位置関係を決定する際に、無駄な編集作業をユーザに行わせない表編集装置を提供する。 - 特許庁 - An N-ary (M>N≥2) image is generated from an encoded image that is an M-nary image, and a reference image and the N-nary image is used to perform a motion search.
Ｍ値画像である符号化画像及び参照画像からＮ（Ｍ＞Ｎ≧２）値化した画像を生成し、Ｎ値化画像を使用して動き探索を行う。 - 特許庁 - To improve an error ratio characteristic by performing satisfactory soft decision in a receiver of an M-ary communication system.
Ｍ−ａｒｙ通信システムの受信装置において良好な軟判定を行って誤り率特性を向上させる。 - 特許庁 - To suppress generation of a dot pattern with a low density and a high frequency component when developing (m)-ary-coded image data.
ｍ値化された画像データを展開する際に、低濃度でかつ周波数成分の高いドットパターンの生成を抑制する。 - 特許庁 - To provide an image processing method, an image processor and its controlling method for n-ary coding at high speed, using a simple constitution.
簡易な構成で高速にｎ値化可能な画像処理方法及び画像処理装置並びにその制御方法を提供すること。 - 特許庁 - The (m)-ary-coded image data are converted into the array of dots with resolution higher than that of the image data, and the(m)-ary-coded image data are converted into the array of (m-1) dots, so that patterns corresponding to even-numbered pixels and patterns corresponding to odd-numbered pixels can be symmetric.
こうしてｍ値化された画像データを、画像データの解像度よりも高い解像度のドットの配列に変換するとともに、偶数番目の画素に対するパターンと奇数番目の画素に対するパターンとが対称となるように、そのｍ値化された画像データを（ｍ−１）個のドット配列に変換する。 - 特許庁 - In the regular method, an integer "s" smaller than "n" is chosen for defining an integer n'=n-s whose m-ary representation is added digit-wise to the m-ary representation of "s" to yield a recoded representation of "n", for some integer "m".
当該方法では、ｎよりも小さい整数ｓが選択され、整数ｎ’＝ｎ−ｓが定義され、整数ｎ'のｍ変数の表現は、ある整数ｍについて桁毎にｓのｍ変数の表現に加算され、ｎの再コード化された表現が生成される。 - 特許庁 - A reduction ratio from the driving motor for driving the photoreceptor drum to the photoreceptor drum is set to be M/N (M and N are mutually prime), providing with an N-ary counter for every color, a drive control is performed so as to synchronize at a prescribed counted value by the N-ary counter for every color.
感光体ドラムを駆動する駆動モータから感光体ドラムまでの減速比をＭ／Ｎ（Ｍ、Ｎは互いに素）とし、各色ごとにＮ進のカウンタを持って、各色ごとにＮ進カウンタの所定のカウンタ値で同期を取るように駆動制御する。 - 特許庁 - An h-ary operation section 35 calculates k-multiplication of the point P in h-ary system wherein the h-multiplication of the point P by an h-multiplication operation section 36 and the addition of integral multiple points equal to or less than (h-1)-folds with respect to the point P by an addition operation section 38 are combined.
ｈ進法演算部３５は、ｈ倍算演算部３６による点Ｐのｈ倍算と、加算演算部３８による点Ｐの（ｈ−１）倍以下の整数倍点の加算を組み合わせたｈ進法により、点Ｐのｋ倍算を計算する。 - 特許庁 - When a cumulative value of errors per term of the baud rate clock BCLK, with respect to a regular baud rate clock, exceeds a predetermined range, the counter switching control section 3 switches the frequency division ratio of the m-ary/(m-1)-ary down counter 2 so as to decrease the cumulative value.
カウンタ切替制御部３は、記ボーレートクロックＢＣＬＫの正規のボーレートクロックに対する１周期毎の誤差の累積値が所定範囲を超えると、前記累積値が減少するように、ｍ進／ｍ−１進ダウンカウンタ２の分周比を切り替える。 - 特許庁 - Sequence selecting parts 105A to 105D by an M-ary/SS apply sequence conversion processing to a plurality of pieces of transmission data, and diffusing parts 104A to 104D apply diffusion processing using diffusion codes with a relation orthogonal to one another to a plurality of known signals (pilot signal) without applying sequence conversion by the M-ary/SS.
複数の送信データに関してはＭ−ａｒｙ／ＳＳによる系列選択部１０５Ａ〜１０５Ｄによって系列変換処理を施し、複数の既知信号（パイロット信号）に関してはＭ−ａｒｙ／ＳＳによる系列変換は行わずに、拡散部１０４Ａ〜１０４Ｄによって互いに直交関係にある拡散符号を用いた拡散処理を施す。 - 特許庁 - In several embodiments, an M-ary orthogonal keying (MOK) system is used and this system modifies an orthogonal Walsh code by using a complementary code, thereby improving the autocorrelation property of the Walsh code.
幾つかの実施例においては、Ｍ−アレイ直交変調（MOK）システムが用いられ、このシステムは、直交Walshコードを補数コードを用いて変形することで、Walshコードの自己相関特性を改善する。 - 特許庁 - To suppress graininess degradation depending on the low frequency components of images and to form the images of high image quality by performing N-ary processing (N is an integer ≥2) based on predetermined constraint information for every main scanning.
主走査毎に、予め定められた制約情報に基づいたＮ値化処理（Ｎは２以上の整数）を行うことにより、画像の低周波成分に依存した粒状性劣化を抑制し、高画質画像を形成する。 - 特許庁 - A memory system MSYS comprises: a semiconductor memory MEM including a memory cell array ARY and a field programmable section FP; and a program storage section PRG.
メモリシステムＭＳＹＳは、メモリセルアレイＡＲＹおよびフィールドプログラマブル部ＦＰを有する半導体メモリＭＥＭと、プログラム記憶部ＰＲＧとを有している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
