「2N」を含む例文一覧(837)

1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞
  • 2N-DIVIDING CIRCUIT
    ２ｎ分周回路 - 特許庁
  • 2N-FOLD OSCILLATION CIRCUIT
    ２ｎ倍発振回路 - 特許庁
  • Thus, data Y(2n) can be calculated on the basis of X(2n), X(2n+1) and X(2n+2) set in coordinates in a tile.
    これによりデータＹ（２ｎ）は、タイル内の座標に設定されたＸ（２ｎ），Ｘ（２ｎ＋１），Ｘ（２ｎ＋２）に基づいて計算できる。 - 特許庁
  • Powdered materials of Ca_3N_2(2N), CaO(2N), AlN(3N), Si_3N_4(3N), Eu_2O_3(3N) are prepared and mixed to have the following molar ratio of the elements, Ca:Al:Si:Eu=0.985:1:1:0.015.
    Ca_3N_2(2N)、CaO(2N)、AlN(3N)、Si_3N_4(3N)、Eu_2O_3(3N)の粉体原料を準備し、各元素のモル比がCa:Al:Si:Eu= 0.985 : 1 : 1 : 0.015となるように各原料を混合する。 - 特許庁
  • DITHER MATRIX OF 2N-BIT IMAGES
    ２Ｎビット画像のディザマトリックス - 特許庁
  • Blur functions 21-2n of the target images 11-1n are calculated.
    対象画像11〜1nのそれぞれのぼけ関数21〜2nが算出される。 - 特許庁
  • a series of non-aromatic saturated hydrocarbons with the general formula CnH(2n+2)
    一般にCnH（2n+2）の化学式を持つ、無臭の飽和性炭化水素 - 日本語WordNet
  • Then, 2n*2n*2n pieces of new table data are calculated from these whole difference data and the old table data (S405).
    そして、この全差分データと旧テーブルデータとから、２^n＊２^n＊２^n個の新テーブルデータを求める（Ｓ４０５）。 - 特許庁
  • In this method, 2N-bit/N-bit division (represented by 2N/N) using an N-bit ALU, or N/N division using the N-bit ALU, can be executed, for example.
    この方法によれば、例えばNビットALUを使って2Nビット／Nビット（2N/Nと記す）除算を、またNビットALUを使ってN/N除算を実行することができる。 - 特許庁
  • The general formula (1) is R^1-R^2n-OH.
    Ｒ^１−Ｒ^２ｎ−ＯＨ ・・・（１） - 特許庁
  • The remaining portion of each device is partitioned into (2N-2) data partitions 30.
    各装置１２の残りの部分は、（2N-2）個のデータ・パーティション３０に分割される。 - 特許庁
  • The Equation 1: L_n=L_1+0.01(n-1)(2n-15).
    式１：Ｌ_ｎ＝Ｌ_１＋0.01(ｎ−1)(2ｎ−15) - 特許庁
  • The switching element of the charge pump circuit 1 is formed of a pin-type thin film diodes 2a to 2n.
    チャージポンプ回路１のスイッチング素子をｐｉｎ型の薄膜ダイオード2a,2b,2c,2d,…,2nとした。 - 特許庁
  • In this case, N=2n+1, n≥1, and 1≤i≤n.
    （但し、Ｎ＝２ｎ＋１、ｎ≧１、１≦ｉ≦ｎ） - 特許庁
  • The value of data Y(2n-1) is set by using converted data Y(2n+1).
    変換された後のデータＹ（２ｎ＋１）を用いてデータＹ（２ｎ−１）の値を設定する。 - 特許庁
  • When the number of straight lines exceeds 2N, the processing is divided so that the number of straight lines fall down to 2N or less.
    直線数が２Ｎを超える時には２Ｎに納まるように処理を分割する。 - 特許庁
  • For example, a zone address is written in 2n+1R (n is a natural number) of a zone address region as prepits 3.
    例えば、ゾーンアドレス領域2n+1R(nは自然数)にゾーンアドレスがプリピット3により書き込まれる。 - 特許庁
  • When the number of straight lines surpasses 2N, the processing is divided, so that the number of straight lines fall within 2N.
    直線数が２Ｎを超える時には２Ｎに納まるように処理を分割する。 - 特許庁
  • Components 201, 202, 20n are branch cable connecting apparatus and incorporate matching resistors 21, 22, 23, 24, 2n, 2n+1.
    ２０１，２０２，２０ｎは分岐ケーブル接続装置であり、マッチング抵抗２１，２２，２３，２４，２ｎ，２ｎ＋１を内蔵している。 - 特許庁
  • SIGNAL MODULATION ACCORDING TO 2n-PSK MODULATION
    ２ｎ−ＰＳＫ変調による信号変調 - 特許庁
  • n_sp=n_rt/{M+1/2N}, n_sp=n_rt/{M+(2N-1)/2N}, where n_sp is a multiple of N and an even number, and M is 0 or an integer of 1 or more.
    ｎ_sp＝ｎ_rt／｛Ｍ＋１／２Ｎ｝ ｎ_sp＝ｎ_rt／｛Ｍ＋（２Ｎ−１）／２Ｎ｝ ただし、ｎ_spはＮの倍数かつ偶数であり、Ｍは０または１以上の整数である。 - 特許庁
  • In the data multiplexing system, the host 1 performs redundant processing of data by writing the same data to storages 2a-2n.
    ホスト1は、同一のデータをストレージ2a〜2nに書き込むことによってデータの冗長化を行う。 - 特許庁
  • The one WGR is configured as a 1×2N demultiplexer and the other as a 2N×1 multiplexer.
    一方のＷＧＲは１ｘ２Ｎデマルチプレクサ、他方は２Ｎｘ１マルチプレクサとして構成される。 - 特許庁
  • Further the mold is ground by shifting by A/(2n+1) in each time to repeat the grinding process for total (2n+1) times.
    さらにＡ／（２ｎ＋１）ずつずらせて研削し、全部で（２ｎ＋１）回の研削作業を行う。 - 特許庁
  • Rise characteristics of the forward bias current of the pin-type thin film diodes 2a to 2n can be improved.
    ｐｉｎ型の薄膜ダイオード2a,2b,2c,2d,…,2nの順バイアス電流の立ち上がり特性を向上できる。 - 特許庁
  • Finally, 0≤x≤2n-1 and 0≤y≤2n-1 are extracted as pattern images from pattern image areas 0≤x≤2n and 0≤y≤2n (S10) and a pattern is generated by repeatedly arranging the pattern images in the same direction or the like.
    最後に、模様画像領域の０≦ｘ≦２^n，０≦ｙ≦２^nから０≦ｘ≦２^n−１，０≦ｙ≦２^n−１を模様画像として抜き出し（Ｓ１０）、同一の向き等で繰り返し並べて模様を生成する。 - 特許庁
  • The resonant frequencies of 2n resonators of the (2n+1) resonators are coincident with a frequency of second harmonic wave to a frequency of (2n+1)th harmonic wave, respectively.
    ２ｎ＋１個の共振器のうち、２ｎ個の共振器の共振周波数を、２次から２ｎ＋１次の高調波の周波数にそれぞれ一致させる。 - 特許庁
  • Voltage of -Va is impressed in a field of 2n-1, voltage of -Vc is impressed in a 2n field and voltage of +Va is impressed in a 2n+1 field to pixels in a first column of a k-1 line.
    ｋ−１行１列の画素には、２ｎ−１フィールドでは−Ｖａ、２ｎフィールドでは−Ｖｃ、２ｎ＋１フィールドでは＋Ｖａの電圧が印加されている。 - 特許庁
  • Next, 2n*2n*2n pieces of difference data are calculated for the whole input data of an old data table by performing linear interpolation of the difference data (S403).
    次に、これらの差分データを線型補間することにより、旧データテーブルの全ての入力データに対して２^n＊２^n＊２^n個の差分データを求める（Ｓ４０３）。 - 特許庁
  • The optical ADM is provided with an optical circulator 51 having (2n+2) sets of ports and with 2n-set of wavelength filters 53a, 53b.
    ２ｎ＋２個のポートを持つ光サーキュレータ５１と、２ｎ個の波長フィルタ５３ａ，５３ｂを具える。 - 特許庁
  • FOUR-PHASE OUTPUT 2(2N+1) FREQUENCY DIVISION PHASE SHIFTER
    ４相出力２（２ｎ＋１）分周移相器 - 特許庁
  • The cam slope 2 is formed in 2n (n: integer) steps having 2n edge parts 21.
    カム斜面２は、２ｎ（ｎは整数）個のエッジ部２１を有する２ｎ段の階段状に形成されている。 - 特許庁
  • Furthermore, voltage of +Va is impressed in a 2n+m-1 field after m fields, voltage of +Vc is impressed in an 2n+m field, voltage of -Va is impressed in an 2n+m+1 field and voltage of +Va is impressed in an 2n+m+2 field, respectively.
    さらにｍフィールド後の２ｎ＋ｍ−１フィールドでは＋Ｖａ、２ｎ＋ｍフィールドでは＋Ｖｃ、２ｎ＋ｍ＋１フィールドでは−Ｖａ、２ｎ＋ｍ＋２フィールドでは＋Ｖａの電圧がそれぞれ印加されている。 - 特許庁
  • To provide an operation circuit for dividing a numeric figure X of ≥0 and ≤2^2n-2 (n is a natural number) by 2^n-1.
    ０以上２^2n−２以下（ｎは自然数）の数値Ｘを２^n −１で除算する演算回路の提供。 - 特許庁
  • Partial products of 2n-bit multiplication calculated respectively by the multipliers 100-103 are used to calculate a 2n-bit multiplication result, and the 2n-bit multiplication result is added to a preliminarily calculated 2n-bit accumulated value, whereby a new 2n-bit accumulated value is calculated.
    乗算器１００〜１０３の各々が算出した２ｎビット乗算の部分積を用いて２ｎビット乗算の結果を算出し、当該２ｎビット乗算結果と、予め算出されている２ｎビット累算値と、を加算することにより新たな２ｎビット累算値を算出する。 - 特許庁
  • Similarly error correction data p2 for data n+1 to 2n, ..., and error correction data pm for data (m-1)n+1 to mn are stored.
    同様にデータn+1〜データ2nに対するエラー訂正データp2、…、データ(m-1)n+1〜データmnに対するエラー訂正データpmを格納する。 - 特許庁
  • 2N MASK DESIGN AND SEQUENTIAL LATERAL SOLIDIFICATION METHOD
    ２Ｎマスクデザインおよび逐次横成長結晶化方法 - 特許庁
  • The CPU 6 acquires photographed images from cameras 21 to 2N.
    ＣＰＵ６は、カメラ２_1 〜２_N からの撮影画像を取得する。 - 特許庁
  • Upon the receipt of a packet via a port 2n, a packet inspection means 15 checks whether or not the packet is an ARP packet.
    パケット検査手段15は、ポート2nを介してパケットを受信すると、それがＡＲＰパケットであるか否かを調べる。 - 特許庁
  • Drawing tension of the cable is set at 2N-30N.
    さらにケーブルの引出し張力を２Ｎ〜３０Ｎにする。 - 特許庁
  • when f_am>f_pwm, f_am=f_pwm/(2n) when f_am<f_pwm.
    ｆ_am＞ｆ_pwmのとき、 ｆ_am＝ｆ_pwm×（ｎ＋０．５） ｆ_am＜ｆ_pwmのとき、 ｆ_am＝ｆ_pwm／（２ｎ） - 特許庁
  • In a coding method, a (2N-1)st original block of m bits is encoded as an A type weighted block of n bits and a 2Nth original block of m bits is encoded as a B type weighted block of n bits.
    符号化方法において、mビットの(2N−1)番目オリジナルブロックがnビットのAタイプ加重ブロックに符号化され、mビットの2N番目オリジナルブロックがnビットのBタイプ加重ブロックに符号化される。 - 特許庁
  • The N/2n point inverse discrete cosine section 12 applies N/2n point inverse discrete cosine transform to N/2n sets of DCT coefficients from the input section in a 2nd mode, and a 2-mode selection arithmetic section 13 conducts an N/2n point inverse discrete cosine transform.
    第２のモードでは入力選択部１１からＮ／２^n 個のＤＣＴ係数に対し、Ｎ／２^n 点逆離散コサイン部１２でＮ／２^n 点逆離散コサイン変換を行い、２モード選択演算部１３でＮ／２^n 点逆離散コサイン変換を行う。 - 特許庁
  • To provide a four-phase output 2(2n+1) frequency division phase shifter.
    ４相出力２（２ｎ＋１）移相器を提供すること。 - 特許庁
  • The connection pitch PL of the long link 2A is set to be (2n+1)/2n of the connection pitch PS of the short link 2 (wherein n is a natural number).
    長リンク２Ａの連結ピッチＰＬが、短リンク２の連結ピッチＰＳの（２ｎ＋１）／２ｎ倍（ｎは自然数）とされている。 - 特許庁
  • Device control circuits 21 to 2N control a slave control target circuit 8 based on control data received by polling from a CPU 10.
    デバイス制御回路21〜2Nは、CPU10からのポーリングにより受けた制御データに基づいて配下の制御対象回路８を制御する。 - 特許庁
  • The inductor element comprises a wiring board 1 and an array of n wires 21-2n.
    配線基板１と、ｎ本のワイヤ２１〜２ｎのアレイとを含む。 - 特許庁
  • A mask ROM 11 outputs data SROM of 2N bytes from an address of multiple of 2N indicated by an address signal SAD.
    マスクＲＯＭ１１は、アドレス信号ＳＡＤが示す２^N の倍数のアドレスからの２^N バイトのデータＳＲＯＭを出力する。 - 特許庁
  • The write data path includes 2N write data buffers which are configured to store the 2N data bits, 2N switches, and N data lines which are configured to connect at least N of the 2N switches to the memory cell array in order to write therein N data bits in parallel.
    書込みデータ経路は、２Ｎ個のデータビットを保存する２Ｎ個の書込みデータバッファと、２Ｎ個のスイッチと、並列にＮ個のデータビットをメモリセルアレイに書き込むために２Ｎ個のスイッチのうち少なくともＮ個とメモリセルアレイとを連結させるＮ個のデータラインを含む。 - 特許庁
  • Therefore, deterioration of the lamp can be judged by the size of the 2n fold component or the ratio between the size of the 2n fold component and that of the 2n-1 fold component of the commercial frequency.
    したがって、商用周波数の２ｎ倍の成分の大きさ、あるいは、２ｎ倍の成分の大きさと２ｎ−１倍の成分の大きさの比率からランプの劣化を判定することができる。 - 特許庁
1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞

例文データの著作権について