「A-V node」を含む例文一覧(22)
- A power source voltage of 12 V is supplied to a source node 1181, a power source voltage of 7 V is supplied to a source node 1185 and a power source voltage of 5v is supplied to a source node 1201 respectively.
電源ノード１１８１に１２Ｖの電源電圧が、電源ノード１１８５に７Ｖの電源電圧が、電源ノード１２０１に５Ｖの電源電圧がそれぞれ供給される。 - 特許庁 - A second shortest path calculation section 2 computes a path following the shortest path from the node i to a node v, then the side vc and the shortest path from a node c to the node j.
第２の最短経路算出部２は、ノードｉからノードｖへの最短経路を通って辺ｖｃを経由しノードｃからノードｊへの最短経路を通る経路を求める。 - 特許庁 - Thereby, a DC voltage of a node N2 is controlled to 140 V, for example.
これにより、ノードＮ２の直流電圧は、例えば１４０Ｖに制御される。 - 特許庁 - A third shortest path calculation section 3 computes a path following the shortest path from the node i to the node c, then the side vc and the shortest path from the node v to the node j.
第３の最短経路算出部３は、ノードｉからノードｃへの最短経路を通って辺ｖｃを経由しノードｖからノードｊへの最短経路を通る経路を求める。 - 特許庁 - When an output voltage Vo reaches from 0 V to a target voltage, an output node N1 of the operating amplifier 29 is turned to be 0 V, and a transistor Q36 is saturated to turn on.
出力電圧Ｖｏが０Ｖから目標電圧に達する間、オペアンプ２９の出力ノードＮ１は０ＶとなりトランジスタＱ３６は飽和オンする。 - 特許庁 - One-side terminal of a capacitor Cv included in a U-V separation circuit 3 is connected to an output node of a wideband amplifier 2, to an input node of a VHF high-band input tuning circuit 11, and to an input node of an IF trap circuit 18.
Ｕ−Ｖ分離回路３に含まれるコンデンサＣｖの一方端子は、広帯域増幅器２の出力ノードに接続されるとともに、ＶＨＦハイバンド入力同調回路１１の入力ノードおよびＩＦトラップ回路１８の入力ノードに接続される。 - 特許庁 - By this method, a node P that receives the secret key XP from a certification authority CA provides to a node V which is never met that it shares the secret key XP with CA without disclosing that secret key.
この方法により、認証機関ＣＡから秘密鍵ＸPを受信したノードＰが、出会ったことがないノードＶに対して秘密鍵を開示することなく、ＣＡと秘密鍵ＸPを共有していることを証明できる。 - 特許庁 - In the next second period, switches SW2 and SW3 are released and a voltage difference of the maximum peak value V max and a minimum peak value Vmin is held at a node C of a capacitor array 4.
次の第２の期間では、スイッチＳＷ２、ＳＷ３も開放されて、前記最大ピーク値Vmaxと最小ピーク値Vminとの差電圧が容量列４のノードＣに保持される。 - 特許庁 - The called-side node A101 (sequence of area V in Fig. 1) generates an active end point (a), (b) corresponding to the passive end point of the called-side node B107 and performs connection trials at all the end points.
（図１中のエリアＶのシーケンス）呼び出し側ノードＡ１０１が呼び出され側ノードＢ１０７のパッシブエンドポイントに対応するアクティブエンドポイント（ａ、ｂ）を生成し、全エンドポイントで接続試行を行う。 - 特許庁 - When K×n[j, i]≤n[i, j] is established for a constant K greater than 1, the information processing apparatus 100 next adds to the oriented graph an edge v[i, j] with the node (i) as a starting point and the node (j) as an ending point.
次に、情報処理装置１００は、１より大きい定数ＫについてＫ×ｎ[ｊ,ｉ]≦ｎ[ｉ,ｊ]が成立すれば、ノードｉを始点としノードｊを終点とするエッジｖ[ｉ,ｊ]を有向グラフに追加する。 - 特許庁 - One mounting plate (40) for upper arm and multiple connecting plates (70) for upper arm are used as wiring for electrically connecting the upper arm-side switching elements (130) to a positive node (P) or output terminals (U, V, W).
正側ノード（P）又は出力端子（U,V,W）に上アーム側スイッチング素子（130）を電気的に接続するための配線として、１つの上アーム用搭載板（40）及び複数の上アーム用接続板（70）が用いられている。 - 特許庁 - Thus, a first current switch 40 connected to the output node supplies first and second currents (I-up, I-dn) according to an input signal (V-in) for the node 25 from first and second current sources 20, 30.
そのため、出力ノードに結合された第１電流スイッチ（４０）は入力信号（Ｖ＿ｉｎ）に応じて第１、第２電流源（２０、３０）から第１、第２電流（Ｉ＿ｕｐ、Ｉ＿ｄｎ）を出力ノード（２５）に供給する。 - 特許庁 - Multiple mounting plates (50) for lower arm and one connecting plate (60) for lower arm are used as wirings for electrically connecting the lower arm-side switching elements (140) to a negative node (N) or the output terminals (U, V, W).
また、負側ノード（N）又は出力端子（U,V,W）に下アーム側スイッチング素子（140）を電気的に接続するための配線として、複数の下アーム用搭載板（50）及び１つの下アーム用接続板（60）が用いられている。 - 特許庁 - An optical splitter arrangement design function (22) maps the subscription applicant to the nearest node V by referring to position information of the housing stations and the subscription applicants in a position information DB (18) and layable routes G(V, E) in a layable route information DB (21).
光スプリッタ配置設計機能（２２）が位置情報ＤＢ（１８）の収容局と加入希望者の位置情報と、敷設可能経路情報ＤＢ（２１）の敷設可能経路Ｇ（Ｖ，Ｅ）を参照し、加入希望者を最も近い節点Ｖにマッピングする。 - 特許庁 - First and second voltage levels given to the input of the switch 40 according to the input signal (V-in) appear at the node 25 substantially as it is except for a transition time.
入力信号（Ｖ＿ｉｎ）に応じて第１電流スイッチ（４０）の入力与えられる第１、第２電圧レベルは遷移時を除き実質的にそのまま出力ノード（２５）に現れる。 - 特許庁 - The bidirectional photothyristor test device 21 serially connects a second connection terminal 27, a power source V, a first switch SW1, a resistor R, a second switch SW2 and a first connection terminal 26, and is constituted to interpose a capacitor C between the second connection terminal 27 and a node 25.
双方向フォトサイリスタテスト装置２１を、第２接続端子２７，電源Ｖ，第１スイッチＳＷ１，抵抗Ｒ，第２スイッチＳＷ２，第１接続端子２６を直列に接続し、第２接続端子２７とノード２５との間にコンデンサＣを介設して構成する。 - 特許庁 - A sensor 170 installed in a power distribution system 100 measures a current, a current power factor, active power P, reactive power Q, and an node voltage V, and the like in a line, and sends information to an LDC parameter determination device 10 via a communication terminal station 180 and a communication network 190.
配電系統１００に設置されたセンサ１７０は、線路の電流，電流力率，有効電力Ｐ，無効電力Ｑ，ノード電圧Ｖなどを測定し、通信端局１８０、通信ネットワーク１９０を介してＬＤＣパラメータ決定装置１０に情報を送る。 - 特許庁 - In a motor driving device, a rotation detection signal S3 asserted for every electric angle of 60 degrees is generated by comparing electromotive force generated in each end of coils of star-connected U, V, and W phases with mid-point voltage generated in a common connection node of the three coils.
スター結線されるＵ、Ｖ、Ｗ相のコイルそれぞれの一端に生ずる逆起電力を、３つのコイルの共通接続ノードに生ずる中点電圧と比較し、電気角６０度ごとにアサートされる回転検出信号Ｓ３が生成される。 - 特許庁 - The change-over control circuit 18 operates with a supply of a supply voltage Vcc of +5 V from a supply line 30a and a ground 30b, and outputs change-over state signals So1 and So2 from output nodes Nb and Nc according to states of a change-over command signal Sin to be input in an input node Na.
切替制御回路１８は、電源ライン３０ａ及びグランド３０ｂから＋５Ｖの電源電圧Ｖccの供給を受けて動作し、入力ノードＮａに入力される切替指令信号Ｓinの状態に応じて、出力ノードＮｂ、Ｎｃから切替状態信号Ｓo1、Ｓo2を出力する。 - 特許庁 - A test-use switch 21d is disposed between a differential amplifying circuit 22 and a connection node which connects a capacitor 21b, a switch 21c and an output terminal of an operational amplifier 21a in a C-V converting circuit 21, and a high-voltage generating circuit 23 is provided for applying a high voltage Vpp to an inverting input terminal of the operational amplifier 21a.
Ｃ−Ｖ変換回路２１におけるオペアンプ２１ａの出力端子とコンデンサ２１ｂやスイッチ２１ｃの接続点と差動増幅回路２２の間に検査用スイッチ２１ｄを備えると共に、オペアンプ２１ａの反転入力端子に高電圧Ｖｐｐを印加するための高電圧発生回路２３を備える。 - 特許庁 - In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.
この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁 - As a result, the drain potential of the PMOS-transistor 34 of the start-up circuit 30a becomes about 1.5 V, so that the NMOS transistor 33 whose Vt is relatively low can be applied, it is certainly turned on before an output node N1 reaches a reference potential, and the start-up circuit 30a operates stably.
この結果、スタートアップ回路３０ａのＰＭＯＳトランジスタ３４のドレイン電位は１．５Ｖ程度となるため、ＮＭＯＳトランジスタ３３のＶｔが比較的低いトランジスタを適用でき、さらに出力ノードＮ１が基準電位に達するまでには確実にオン状態となり、スタートアップ回路３０ａは安定して動作する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
