This access controller controlling access to a data memory has: a means storing a plurality of attributes (ATi) for defining a right of the access to the data memory (DMEM); cache memories (CMEM, CMC) storing a prescribed number of attributes; and a synchronous attribute retrieval circuit (ASC2) retrieving the attribute inside the storage means (DMEM, ATMEM) when the attribute is absent inside the cache memory. データメモリ(DMEM)へのアクセスの権利を定義する複数の属性(ATi)を保存する手段と、所定の数の属性を保存する本発明に係るキャッシュメモリ(CMEM、CMC)と、キャッシュメモリ内に属性がない場合は属性を保存手段(DMEM、ATMEM)内で検索する同期属性検索回路(ASC2)とを備えたデータメモリへのアクセスを制御するアクセス制御装置。 - 特許庁