「Arithmetic」を含む例文一覧(12016)
＜前へ 1 2 .... 206 207 208 209 210 211 212 213 214 .... 240 241 次へ＞- This dimmer 1 is provided with: pattern switches SW selectively operated in regenerating a predetermined illumination pattern; and an arithmetic processing part 3 for dimming and controlling luminaires based on the selectively operated pattern switches SW; and the plurality of luminaires are connected by dividing them into two circuits.
調光器１は、所定の照明パターンを再生する際に選択操作されるパターンスイッチＳＷと、選択操作されたパターンスイッチＳＷに基づいて照明器具を調光制御する演算処理部３とを備えており、複数の照明器具が２回路に分けて接続される。 - 特許庁 - As a result, even process data which has been worked on and processed by an altered recipe can be divided by process data whose processing contents are the same providing that the added symbol is used to divide when data is analyzed by the arithmetic unit 14, making it possible to collect an appropriate number of process data for which highly accurate data analysis is possible.
その結果、変更されたレシピで加工処理されたプロセスデータでも、演算装置１４でのデータ分析時に上記付加された記号で分割すれば処理内容が同じプロセスデータ別に分割でき、高い精度のデータ分析が可能な数のプロセスデータを収集できる。 - 特許庁 - An image divider 110 divides a received image into four, which are fed to division image coders 120-i (i=1-4) and an allocation bit rate arithmetic section 171 sets a bit rate to each division image coder 120-i on the basis of a generated code amount of a preceding frame or the like.
入力画像を画面分割装置１１０で４分割して各分割画像符号化装置１２０_-i（ｉ＝１〜４）に入力し、割り振りビットレート演算部１７１は、前のフレームの発生符号量などに基づいて各分割画像符号化装置１２０_-iにビットレートを設定する。 - 特許庁 - When the recording power in relation to a speed almost equal to a recording linear speed is not being stored in the recording power storage part 110, the power initial value is calculated and set by the arithmetic operation from the optimum recording power obtained by a trial writing control part 105 and the linear speed at the restart time of recording operation.
また、記録パワー記憶部１１０に記録線速度とほぼ等しい速度に関連付けられた記録パワーが記憶されていないとき、試し書き制御部１０５が得た最適記録パワーと記録再開時の線速度からパワー初期値を演算により算出して設定する。 - 特許庁 - A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.
多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁 - Also, when the instruction device 5 is operated, a measurement command is selected from a measurement command list displayed at the image display device 4 and an optional point on the image is specified, the measurement processor 3 displays an arithmetic result corresponding to the measurement command and the specified point on the image at the image display device 4.
また、指示装置５を操作して画像表示装置４に表示した計測コマンド一覧から計測コマンドを選択し、画像上における任意の点を指定すると、計測処理装置３が計測コマンドと、画像上の指定点と、に応じた演算結果を画像表示装置４に表示させる。 - 特許庁 - The image in the deformation inspection object area is binarized, and the position of the original image can be adjusted for every scanning based on a generated LAN code to make the rectangular search to the inspection object area, which can save an arithmetic processing such as an area search to provide the pixel integration in the prescribed direction at a high speed.
変形の検査対象領域の画像を、２値化し、生成されたランコードを基に、元画像を１スキャンごとに位置調整することができ、矩形探索を検査対象領域とすることができ、領域探索などの演算処理を省いて高速に、一定方向への画素積算を行う。 - 特許庁 - The inter-line correction circuit 15 is provided with an integer part correction part for performing the correction of a 1 line unit and a decimal part correction part for performing the correction of less than 1 line by arithmetic interpolation, and when a 1-dot width black thin line detection part 23 detects a 1-dot width black thin line, the decimal part correction part is made inoperative.
ライン間補正回路１５は、１ライン単位の補正を行う整数部補正部と、１ライン未満の補正を補間演算によって行う小数部補正部とを含み、１ドット幅黒細線検出部２３が１ドット幅黒細線を検出したときは小数部補正部を非作動にする。 - 特許庁 - The high-speed vision sensor includes an analog-to-digital (A/D) converter array 13, including A/D converters 210 corresponding to respective lines of photodetectors 120 of a photodetector array 11, and a parallel processing system 14 consisting of arithmetic elements 400 and shift registers 410, in one-to-one correspondence to the respective photodetectors 120.
受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応する演算素子４００と転送用シフトレジスタ４１０からなる並列処理機構１４とを備えている。 - 特許庁 - A driving part is replaced, and when a variation characteristic of a new driving part is inputted to the ETC-ECU 28, an arithmetic operation device 28a of the ECT-ECU 28 substitutes the variation characteristic of the driving part before replacement stored in the storage circuit 28b with an inputted variation characteristic.
いずれかの駆動部品が交換されて新しい駆動部品のバラツキ特性がＥＣＴ−ＥＣＵ２８に入力されると、ＥＣＴ−ＥＣＵ２８の演算装置２８ａは、記憶回路２８ｂに記憶されている交換前の駆動部品のバラツキ特性を入力されたバラツキ特性に置き換える。 - 特許庁 - The control arithmetic circuit 3 calculates the solar energy heat quantity, and shortens the period of time when the electric heating device 1 heats the water to reduce the electric energy heat quantity with which the electric heating device 1 heats the water.
制御演算回路３は、太陽エネルギー加熱量を演算し、演算した太陽エネルギー加熱量が大きくなるにしたがって、電気加熱装置１が水を加熱する時間帯を短縮して、電気加熱装置１が水を加熱する電力エネルギー加熱量を減少させている。 - 特許庁 - This enriched toner supply device for the wet electrophotographic printing machine equipped with a photoreceptor drum, an electrifying means, an exposure means and a developing means has a pattern area storage part, a toner cumulative consumption storage part, a toner storing amount storage part and a toner consumption arithmetic operation part.
感光体ドラム、帯電手段、露光手段、現像手段を備えて湿式電子写真印刷機の濃縮トナー補充装置とし、この濃縮トナー補充装置は、絵柄面積記憶部、トナー累積消費量記憶部、トナー収容量記憶部およびトナー消費量演算部を有する。 - 特許庁 - In the electromagnetic induction heat fixing device, the used member for heat fixing consists of at least the substrate and the metal thin film layer formed on its surface and arithmetic mean roughness Ra of the substrate surface is within the range of 0.1 to 5 μm.
少なくとも、基体とその表面に形成された金属薄膜層とからなる加熱定着用部材であって、前記基体の表面における算術平均粗さＲａが、０．１〜５μｍの範囲であることを特徴とする加熱定着用部材、およびそれを用いた電磁誘導加熱定着装置。 - 特許庁 - A filter coefficient selection part 7 performs a prescribed arithmetic operation to the image data for 3×3 pixels obtained from a line buffer 5, performs comparison with a threshold value and outputs signals for selecting the three kinds of vertical, horizontal and normal thinning filter coefficients corresponding to a luminance gradient direction to respective coefficient memories 8.
フィルタ係数選択部７はラインバッファ５から得られた３×３画素分の画像データに対して所定の演算を行ない、閾値と比較して輝度勾配方向に応じた縦，横，通常の３種類の補間フィルタ係数を選択する信号を各係数メモリ８に出力する。 - 特許庁 - To support framing plan preparation by automatically generating a framing plan from a floor plan, and automatically deciding a compartment line dividing each hierarchy of a building into stable compartments by arithmetic processing to be performed by a computer in order to set a standard to arrange horizontal rack materials.
間取り図から伏図を自動生成することができ、その場合に、横架材を配置する基準となる様に、住宅の各階層を構造的に安定的な区画に分ける区画線をコンピュータによる演算処理によって自動的に決定することにより、伏図作成を支援する。 - 特許庁 - The error diffusion arithmetic circuits 901 and 902 are provided with error FIFOs 922 and 932 for holding the value of said error and in order to use the value for error diffusion processing in the next clock timing, said error diffusion processing to the plurality of continuous pixels is simultaneously performed in parallel.
これら誤差拡散演算回路９０１，９０２には、それぞれ上記の誤差の値を保持する誤差ＦＩＦＯ９２２，９３２を備え、次のクロックタイミングにおける誤差拡散処理で用いるため、連続する複数の画素に対する前記誤差拡散処理を同時並列処理可能にする。 - 特許庁 - The visual tag analyzing device 400 receives the image pickup data from the portable telephone set 100, and detects the positions of characteristics in an image shown by the image pickup data, and identifies an IP code associated with the visual tag by performing the arithmetic operation of geometrical invariant by using the positions.
ビジュアルタグ解析装置４００は、携帯電話機１００から撮像データを受信すると、撮像データに表される画像における特徴の位置を検出し、その位置を用いて幾何学的不変量を演算したうえでビジュアルタグに対応付けられたＩＰコードを識別する。 - 特許庁 - A third temporary storage portion 23 delays the pixels stored in the first portion 21, has pixels input from the second portion 22, and simultaneously outputs mutually-adjoining pixels composed of M pixels arranged in the horizontal direction and N pixels arranged in the vertical direction to the arithmetic circuit 20.
第３の一時記憶部２３は、第１の一時記憶部２１に記憶された画素を遅延させると共に、前記第２の一時記憶部２２から画素が入力され、水平方向にＭ個で垂直方向にＮ個の互いに隣接する画素を演算回路２０に同時に出力する。 - 特許庁 - A control part 6 includes: a calculation means 62 calculating a receipt sheet length needed for one transaction at the time of transaction; and a comparison arithmetic processing means 63 performing comparison calculation between a receipt sheet length stored in a receipt sheet residual amount storage part 54 and the receipt sheet length calculated by the calculation means 62.
制御部６は、取引時の１取引に要するレシート用紙長を算出する算出手段６２と、レシート用紙残量記憶部５４に記憶されたレシート用紙長と前記算出手段６２で算出されたレシート用紙長とを比較演算する比較演算処理手段６３とを含む。 - 特許庁 - To provide a slot machine generating random numbers having low correlativity among random numbers used in respective lotteries when a plurality of lotteries are executed with one trigger for lotteries, and preventing bias in loads of arithmetic operation processing for generating the random numbers.
１つの抽選契機によって複数の抽選を行う場合でも、各抽選で使用する乱数値の相関性が低い乱数を生成することができると共に、該乱数を生成するための演算処理の負荷に偏りが生じるのを防ぐことができるスロットマシンを提供すること。 - 特許庁 - In the separator material for fuel cell, the Au plating layer 2-20 nm in thickness and 0.5-1.5 nm in arithmetic surface roughness (Ra) measured in a crystal grain of a metal substrate by an atomic force microscope is formed on a surface of the metal substrate.
金属基材の表面に、厚み２〜２０ｎｍで、かつ前記金属基材の結晶粒内において原子間力顕微鏡により測定した算術表面粗さ（Ｒａ）が０．５〜１．５ｎｍであるＡｕめっき層が形成されている燃料電池用セパレータ材料である。 - 特許庁 - This display controller 61 for supplying data for displaying a plurality of images to a multiple-viewer multiple-view display 60 includes an arithmetic processor 64 for adding a masking image for masking crosstalk between the images in at least one of the images.
マルチビューア・マルチビューディスプレイ６０に複数の画像を表示するためのデータを供給するためのディスプレイ制御装置６１は、少なくとも上記画像のうちの１つに、画像間のクロストークをマスキングするためのマスキング画像を追加するよう構成された演算処理装置６４を含む。 - 特許庁 - When a request message is transmitted to a specific destination, an arithmetic unit 320 requests the web browser to transmit a password, and determines whether the transmitted password is stored in the login information database 330 in association with information indicating an access destination of the web application.
演算装置３２０は、リクエストメッセージの送信先が特定の送信先である場合、Ｗｅｂブラウザにパスワードの送信を要求し、送信されたパスワードがＷｅｂアプリケーションのアクセス先を示す情報と関連付けられてログイン情報データベース３３０に記憶されているか否かを判定する。 - 特許庁 - An arithmetic device mounted on the small unmanned aircraft 10 calculates the coordinates of the signal source 100 from the coordinates and the azimuth of the aircraft body, when the reception signal intensity is strongest, on the basis of the coordinates and azimuth of the aircraft body and the reception signal intensity of the signal from the signal source 100.
小型無人航空機１０に搭載されている演算装置は、機体の座標及び方位と、信号源１００からの信号の受信信号強度とに基づいて、受信信号強度が最も強かった時の機体の座標と方位とから信号源１００の座標を算出する。 - 特許庁 - The arithmetic part 4 extracts a prediction tap including at least one of the composite video signal and the featured amount, and generates a component video signal corresponding to the composite video signal under consideration based on a prediction coefficient and the extracted prediction tap.
演算部４は、分類されたクラスに対応し、コンポジットビデオ信号および特徴量の少なくとも一方を含む予測タップを抽出し、予測係数および抽出された予測タップを基に、注目点のコンポジットビデオ信号に対応するコンポーネントビデオ信号を生成する。 - 特許庁 - The method also includes a step of generating a second error generating sequence synchronized with and identical to the first error generating sequence and a step of correcting the errors in the data blocks using an operation which is an arithmetic inverse of a process used in inducing errors.
方法は、第１の誤り生成系列と同期させられた、第１の誤り生成系列と同一の第２の誤り生成系列を生成するステップと、誤りを引き起こす際に使用されたプロセスの逆算術である演算を使用して、データブロック内の誤りを訂正するステップも含む。 - 特許庁 - Furthermore, a code error correction means rearranges each hamming code block in the unit of bits, preferably a plurality of syndrome registers calculate the error syndrome of the hamming code block and a code error for each hamming code block is corrected by selection of memory planes, based on the arithmetic result.
また、符号誤り訂正手段を各ハミング符号ブロックに渡ってビット単位で並び換えを行い、好ましくは、複数面のシンドロームレジスタをハミング符号ブロックの誤りシンドロームを演算し、その演算結果に基づき各ハミング符号ブロックの符号誤り訂正を面切換により行う。 - 特許庁 - Furthermore, at least eight of a subroutine 14 for real number arithmetic operation, a subroutine 16 for integer division and a subroutine 18 for bit operation is arranged in the specified area 12 and the program is constituted so that it is branched to the arranged subroutines 14 to 18 at the instruction JM in the microcomputer.
更にこのマイコンでは、少なくとも実数演算用サブルーチン１４と整数除算用サブルーチン１６とビット操作用サブルーチン１８の何れかが特定領域１２に配置され、その配置されているサブルーチン１４〜１８へ上記命令ＪＭで分岐するようプログラムが構成されている。 - 特許庁 - To provide a device and a method for making image translucent, with which a highly accurate translucent processed image can be provided by performing high-speed bit arithmetic operation by referring to a preset table in processing for making the image translucent.
画像の半透明化処理を、予め設定されたテーブルを参照することで、高速なビット算術演算を行い、精度の高い半透明化された処理画像を得ることのできる画像の半透明化装置及びその半透明化方法に関する技術を提供する点にある。 - 特許庁 - Moreover, the resonance sound generating circuit 26 includes a multiplication circuit 31 for multiplying an output signal from a convolution arithmetic circuit 30 according to a control signal (Control signal 3) including a coefficient which at least partially increases a value according to the stamping amount of the damper pedal.
また、共鳴音生成回路２６は、ダンパペダルの踏み込み量に応じて、少なくとも部分的に値が増加する係数を含む制御信号（制御信号３）にしたがって、畳み込み演算回路３０からの出力信号を乗算する乗算回路３１を備える。 - 特許庁 - Data obtained by the quantitative PCR method are analyzed using this method characterized by including an arithmetic processing in which a fluorescence intensity value during the nucleic acid elongation reaction is corrected using a fluorescence intensity value when the thermal denaturation reaction is terminated.
すなわち、定量的ＰＣＲ方法で得られるデーターを解析する際、核酸伸長反応時の蛍光強度値を、熱変性反応終了時の蛍光強度値を用いて補正する演算処理過程を有することを特徴とするデータ解析方法を用いて求めることができる。 - 特許庁 - To provide an arithmetic processing board and a signal processor wherein positions of respective radiation fins are optimized for the semiconductor devices on each card using the radiation fin apparatus for semiconductor devices, for cooling the semiconductor devices attached on a main body in which the airflow is arising due to air blowing.
送風による気流が生じる本体部に装着される半導体素子を冷却する半導体素子用放熱フィン装置であって、カード毎の半導体素子に対しそれぞれの放熱フィンの位置を最適化した演算処理用ボード装置及び信号処理装置の提供。 - 特許庁 - An advertisement management server 10 is provided with an advertiser information database 16 for recording the calculation system of an advertisement fee and an advertisement fee unit in the arithmetic system or the like for each advertiser and an advertisement storage database 18 for recording advertisement data representing the advertisements of each advertiser.
広告管理サーバ１０は、各広告主について、広告料の算定方式、この算定方式での広告料単価などが記録された広告主情報データベース１６と、各広告主の広告を表す広告データが記録された広告保管データベース１８とを備える。 - 特許庁 - Processing in a high frequency band is made feasible at high speed in the conventional DSP by carrying out focus control and tracking control without the arithmetic operations of the sub-focus error signals and sub-tracking error signals that become less important depending on the controlled state.
制御状態に応じて必要でなくなるサブフォーカスエラー信号およびサブトラッキングエラー信号の演算処理をせずに、フォーカス制御およびトラッキング制御構成を行う構成として、従来のＤＳＰによる高倍速における高い制御帯域の処理を可能とした。 - 特許庁 - A weighting processing par t 19 and an LSA arithmetic part individually weight a 1st partial matrix corresponding to the meta-data group M1 and a 2nd partial matrix corresponding to the meta-data group M2 while taking features of how heterogeneous meta-data influence each other into consideration.
重み付け処理部１９とLSA演算部２０とは、メタデータ行列を、メタデータ群Ｍ１に対応する第１の部分行列と、メタデータ群Ｍ２に対応する第２の部分行列とに対して、異質のメタデータ間の影響の及ぼしあえ方の特徴を考慮して、それぞれ個別に重み付けを行う。 - 特許庁 - To provide an electrocardiograph with an additional lead function and an additional lead electrocardiogram (ECG) deriving method capable of easily deriving an ECG signal of an additional lead ECG through an arithmetic operation, based on ECG signals of a standard 12-lead ECG measured by a potential detector.
電位検出器により測定される標準１２誘導心電図の心電信号により、付加誘導心電図の心電信号を演算により簡便に誘導することができる付加誘導機能を備えた心電計及び付加誘導心電図導出方法を提供する。 - 特許庁 - The arithmetic circuit 62 adds the given digital image signals of the respective pixels, averages the obtained addition values by dividing it by how many times the signal processing parts 61 operate, and outputs the result as a digital image signal to an image processing part 200.
演算回路６２は、与えられる各画素のデジタル画像信号を加算し、その加算によって得られる各画素のデジタル画像信号の加算値を、信号処理部６１の動作個数で割り算して平均し、デジタル形式の画像信号として画像処理部２００に出力する。 - 特許庁 - To provide a secondary combustion controller for a refuse incinerator capable of performing an arithmetic operation of a target oxygen concentration in a short period of time for controlling oxygen concentration of an exhaust gas after secondary combustion in order to simultaneously decrease carbon monoxide concentration and nitrogen oxide concentration of the exhaust gas in a secondary combustion control.
二次燃焼制御における排ガスに含まれる一酸化炭素濃度と窒素酸化物濃度を同時に低減すべく二次燃焼後の排ガス含有酸素濃度を制御するための目標酸素濃度を短時間に演算可能なゴミ焼却炉の二次燃焼制御装置を提供する。 - 特許庁 - To improve the processing efficiency of a DSP by performing address generation processing for a memory stored with waveform data by an address arithmetic unit provided separately from the DSP and to generate richer timbres by generating various musical sound signals by using a waveform memory with relatively small capacity.
波形データを記憶したメモリのアドレス生成処理を、ＤＳＰとは別に設けたアドレス演算装置で行って、そのＤＳＰの処理効率を向上するとともに、比較的小容量の波形メモリを使用して種々の音楽信号を発生可能にし、より豊かな音色を発生する。 - 特許庁 - A GA generating circuit 46 uses a multiplication coefficient set by a coefficient control signal FN for a G signal, RBH and RBV signals being interpolation signals from an RBH/RBV generating circuit 44 to generate an aperture compensation signal GA through an arithmetic operation.
ＧＡ生成回路４６Ｇは、Ｇ信号と、ＲＢＨ・ＲＢＶ生成回路４４からの補間信号であるＲＢＨ信号及びＲＢＶ信号に対し、係数制御信号ＦＮで設定される乗算係数を用いて演算して、アパーチャ補償信号ＧＡを生成する。 - 特許庁 - The arithmetic unit outputs the air pressure command signal increasing at a prescribed air pressure to the air pressure control valve 2 before a sounding timing specified by music information, and outputs the tonguing command signal indicating a release of the tonguing to the tonguing mechanism 33 at the sounding time.
演算装置４００は、所定の空気圧に高める空気圧指令信号を、音楽情報により特定される発音タイミングよりも前の時点で空気圧制御弁２に出力し、当該発音タイミングにタンギングの解除を示すタンギング指令信号をタンギング機構３３に出力する。 - 特許庁 - An arithmetic control circuit 1 stores a set of coordinate values of points defining a coordinate input area in an arbitrary space and decides whether three-dimensional coordinate values as the position coordinates of a pointing tool belong to the coordinate input area defined by the stored set of coordinate values.
演算制御回路１は、任意の空間上に座標入力領域を定義する複数点の座標値の組を記憶しておき、その記憶されている座標値の組から定義される座標入力領域に、前記指示具の位置座標である３次元座標値が属するか否かを判定する。 - 特許庁 - In addition, "in the electronic wristwatch, an arithmetic circuit and a timer circuit, which are formed of semiconductor thin film-circuits on said diaphragm" is not deemed as more specific concept of matters used to define the invention before the amendment. It is not, therefore, considered that the matters used to define the invention have been limited.
また、「電子腕時計において演算回路と計時回路とを該ダイアフラム上に半導体薄膜回路で形成すること」は、補正前発明の発明特定事項のいずれを概念的に下位にしたものとも言えないから、発明特定事項を限定するものと認めることもできない。 - 特許庁 - The service provider server 1 includes: a provision condition registration table 17 which stores provision conditions different for each of a plurality of services; a current provision service registration table 18 which shows a current service and provision conditions; and an arithmetic part 16 which updates the current provision condition table.
サービス提供者サーバ１は、複数のサービス毎に異なる提供条件を格納した提供条件登録テーブル１７と、現在のサービス及び提供条件を示す現在提供サービス登録テーブル１８と、現在提供条件テーブルを更新する演算部１６とを有する。 - 特許庁 - An arithmetic processing part 106 of a graphic processor 100 alternatively executes a first image processing process for generating a base image being the main image of an application and a second image processing process for generating a display image for operating desired processing to a base image, and for finally displaying it.
グラフィックプロセッサ１００の演算処理部１０６は、アプリケーションの主たる画像であるベース画像を生成する第１画像処理プロセスと、ベース画像に所望の処理を施し最終的に表示する表示画像を生成する第２画像処理プロセスとを交互に実行する。 - 特許庁 - In performing inverse DCT, an arithmetic processor 1 determines whether or not one-dimensional inverse DCT processing concerning rows and columns of a block can be omitted, depending on whether or not an inverse DCT coefficient to be used is "0" for the rows and columns of the block.
演算処理装置１は、逆ＤＣＴ変換を行う際に、ブロックの行あるいは列について、使用される逆ＤＣＴ係数が“０”であるか否かによって、その行あるいは列に関する１次元逆ＤＣＴ変換処理が省略可能であるか否か判定する。 - 特許庁 - To perform simple, efficient, interactive and pleasant guidance intelligible to a user not requiring complicated operation to the user for an action schedule change when an action schedule is changed halfway through a journey to a destination, and not requiring complicated arithmetic processing of a device.
目的地までの行程の途中で行動予定が変更される場合、行動予定変更のためにユーザに複雑な操作を要求せず、装置も複雑な演算処理が不要で、ユーザにとって判りやすく簡単且つ効率的で、インタラクティブで楽しい道案内を実現可能にする。 - 特許庁 - When the determination result of a light reception waveform determination part 21 is pulse-shaped outgoing pattern, a central arithmetic unit 15 copies reference coordinate data whose shape is rectangular, and whose size is "middle" to the coordinate data of instruction pointer data PointInf, and transmits a page feed command to a video generation device 50.
中央演算部１５は、受光波形判定部２１の判定結果がパルス状の出射パターンであると、形状が四角形、大きさが「中間」の基準座標データを、指示ポインタデータＰｏｉｎｔＩｎｆの座標データにコピーするとともに、改頁コマンドを映像生成装置５０に送信する。 - 特許庁 - The number of heartbeats and heartbeat waveform are measured by a biological information acquiring instrument 2 and longitudinal data of R-R interval data (cardiac contraction interval) in the heatbeat waveform is analyzed and processed by a non-linear analysis arithmetic processing unit 3 to obtain chaos indices such as a Lyapunov index, a correlational dimension.
心拍数、心拍波形を生体情報取得機器２によって計測し、心拍波形のＲ−Ｒ間隔データ（心室の収縮間隔）の時系列データを、非線形解析演算処理部３の解析処理により、リアプノフ指数や相関次元等のカオス指標を求める。 - 特許庁 - To provide an image reader and a method for positioning image frames capable of minimizing deviation of frame discriminating positions in use of long size film and for which only time shorter than the one for detecting edge parts of all the image frames and only small memory capacity required for an arithmetic operation are required.
長尺フィルム使用時におけるコマ判別位置のずれを最小にすることが出来、また、すべての画像コマのエッジ部を検出するよりも短時間で、しかも演算で必要とするメモリ容量も小さくて済む、画像読取装置及び画像コマ位置決め方法を提供する。 - 特許庁
