「Arithmetic」を含む例文一覧(12016)
＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 240 241 次へ＞- Exclusive circuit 17 other than a conventional arithmetic unit 14 extracts a specific field of packet data from a conventional register 13 for an arithmetic object field by the conventional arithmetic unit 14 and writes an arithmetic processing result by the conventional arithmetic unit 14 with respect to the specific field to the conventional register 13 as original specific field information.
汎用演算器１４とは別の専用の回路１７により、汎用レジスタ１３からパケットデータの特定フィールドを汎用演算器１４による演算対象フィールドとして抽出するとともに、その特定フィールドに対する汎用演算器１４による演算処理結果を元の特定フィールドの情報として汎用レジスタ１３に書き込むようにする。 - 特許庁 - An arithmetic control device (100) includes a task allocation part (103) for allocating the same operation task to plural arithmetic devices (200) that use power derived from natural energy to execute arithmetic operations, and an arithmetic control part (102) for causing the plural arithmetic devices (200) to execute the operation task allocated by the task allocation part (103).
自然エネルギーに由来する電力を利用して演算を実行する複数の演算装置（２００）に対して同じ演算タスクを割り当てるタスク割当部（１０３）と、前記タスク割当部（１０３）により割り当てられた演算タスクを前記複数の演算装置（２００）に実行させる演算制御部（１０２）と、を備える、演算制御装置（１００）が提供される。 - 特許庁 - Between the arithmetic processing parts in the pipeline processing part, a route change part for switching routes whether data processed in the preceding arithmetic processing part is to be sent to the succeeding arithmetic processing part or the external communication part or whether, as data to be input to the succeeding arithmetic processing part, data from the external communication part is used or data from the preceding arithmetic processing part is used.
パイプライン処理部の演算処理部と演算処理部との間には、前段の演算処理部で処理されたデータを次段の演算処理部へ送るか外部通信部へ送るか、次段の演算処理部へ入力されるデータを外部通信部からのデータとするか前段の演算処理部からのデータとするかを切り換える経路変更部が設けられている。 - 特許庁 - A color image processing means that applies various image processings to color image data captured by a color digital image read means, can make simultaneous arithmetic operations by fusing at least one matrix arithmetic operation with other matrix arithmetic operations in a processing state where a plurality of matrix arithmetic operations consisting of a two-dimensional spatial filter processing and a color spatial arithmetic operation are in progress.
カラーデジタル画像読取手段より取り込まれたカラー画像データに対して、各種画像処理を行うカラー画像処理手段において、２次元空間フィルタ処理と色空間演算処理の複数のマトリクス演算を行う処理中で、少なくとも１つのマトリクス演算を他のマトリクス演算と融合して同時に演算を行う。 - 特許庁 - To solve the problem of a conventional error correction decoding technology that wiring between an arithmetic intermediate value storage location and arithmetic elements and address control in a decoding circuit configuration for LDPC codes with a long code length are complicated because the arithmetic intermediate value storage location for repetitive decode arithmetic processing is fixed by each variable.
従来の誤り訂正復号技術は、繰り返し復号演算処理の演算中間値保存場所が変数毎に固定されているため、長い符号長のＬＤＰＣ符号の復号回路構成は、演算中間値保存場所と演算素子との配線およびアドレス制御が複雑になる。 - 特許庁 - In this computer system, system-down is prevented by detecting a failure or the removal of a part of a plurality of arithmetic processing modules 1 and excluding a failed or removed arithmetic processing module, and arithmetic processing is continued by the rest of the sound arithmetic processing modules.
このコンピュータシステムは、複数の演算処理モジュール１の一部に故障又は抜き取りが発生すればそれを検知することにより、故障又は抜き取りのあった演算処理モジュールを除外することによってシステムダウンを回避し、残された健全な演算処理モジュールによって演算処理を継続する。 - 特許庁 - When power is consumed by an arithmetic processing part 100 for executing a prescribed arithmetic processing, power consumption is not conducted by a power consumption part 200, and when the power is not consumed by the arithmetic processing 100 without executing the prescribed arithmetic processing, the power consumption is conducted by the power consumption part 200.
消費電力部２００は、演算処理部１００が所定の演算処理を実行するために電力消費を行なう場合には、電力消費を行わず、一方、演算処理部１００が所定の演算処理を実行せずに電力消費を行わない場合には、電力消費を行なう。 - 特許庁 - A CRC arithmetic circuit 15 performs the CRC arithmetic operation of the region A and the region B to calculate each arithmetic result, and compares an expectation value corresponding to each region with the arithmetic result, and outputs the result of comparison to a CPU 22 which determines whether or not the plurality of data processing circuits are good.
ＣＲＣ演算回路１５は、領域Ａ、領域ＢのＣＲＣ演算を行ってそれぞれの演算結果を算出し、それぞれの領域に対応する期待値と演算結果とをそれぞれ比較して、複数のデータ処理回路の良否判定を行うＣＰＵ２２に出力する。 - 特許庁 - The function controlling part 6 reads data to be processed from a data storing part, and inputs the data to the pipe lined function arithmetic group (the pipe lined function arithmetic parts cascade- connected in the designated execution sequence), and the data of the arithmetic processed results from the pipe lined function arithmetic group are written in the data storing part 3.
関数制御部６は、データ記憶部から処理すべきデータを読み出し、パイプラインド関数演算群（指定の実行順序で縦続接続されたパイプラインド関数演算部）に投入し、このパイプラインド関数演算群からの演算処理結果のデータをデータ記憶部３に書き込む。 - 特許庁 - An arithmetic processing block (hereinafter, arithmetic processing B), which the control model stored in a model storing part 10 has, is replaced by a test block replacement part 12 with a test block in which the same processing as the arithmetic processing B is expressed and an output point of a result in the midway of the arithmetic processing is defined.
モデル格納部１０に格納された制御モデルが有する演算処理ブロック（以下、演算処理Ｂ）を、その演算処理Ｂと同じ処理を表し、かつ演算処理の途中結果の出力箇所が定義された検査ブロックに、検査ブロック置換部１２が置換する。 - 特許庁 - To provide an adaptive array arithmetic processing apparatus wherein the characteristic of the adaptive array arithmetic processing is not deteriorated even when an antenna input is not in use or an abnormity antenna input exists, and to provide a wireless receiver for mounting on the adaptive array arithmetic processing apparatus, and an antenna input signal control method for the adaptive array arithmetic processing apparatus.
不使用または異常アンテナ入力が存在してもアダプティブアレイ演算処理の特性が劣化しないアダプティブアレイ演算処理装置、それを搭載した無線受信装置、およびアダプティブアレイ演算処理装置のアンテナ入力信号制御方法を提供する。 - 特許庁 - The EX-OR gates 11-13 and concatenation control circuits 14-16 are connected in a chain so as to apply a chaining arithmetic operation to the arithmetic results of the BIP-N arithmetic circuits 5-7 and an output of the EX-OR gate 11 is outputted as a BIP-N arithmetic result.
ＥＸ−ＯＲゲート１１〜１３及びコンカチネーション制御回路１４〜１６はＢＩＰ−Ｎ演算回路５〜７の演算結果を連鎖的に演算できるように連鎖させて接続されており、ＥＸ−ＯＲゲート１１の出力がＢＩＰ−Ｎ演算結果として出力される。 - 特許庁 - A multi-address group management router transmits a multi-address packet while adding an arithmetic address with which a delivery destination can be calculated by arithmetic, thereto and an arithmetic address operation router determines the delivery destination by operating the arithmetic address, thereby performing multi-address communication.
同報グループ管理ルータでは、配送先を演算によって算出可能な演算型アドレスをつけて同報パケットを送信し、演算型アドレス演算ルータによって、この演算型アドレスを演算することによって配送先を決定することにより、同報通信が可能である。 - 特許庁 - The arithmetic unit 100 then receives input of physical property data and terminal finish height data to be used for the simulation arithmetic operation (steps S3, S4) and executes the simulation arithmetic operation to arithmetically operate a change in shape of the simulation coaxial line model through arithmetic operation based on a finite element method (step S5).
そして、演算装置１００は、模擬演算に用いる物性データ及び端子仕上がり高さデータの入力を受け付け（ステップＳ３，Ｓ４）、有限要素法に基づく演算により、模擬同軸線モデルの形状の変化を演算する模擬演算を実行する（ステップＳ５）。 - 特許庁 - The device comprises an arithmetic circuit 50 for performing arithmetic processing to video data R, G, and B prior to D/A conversion, and a second D/A converter DAC2 for converting the result of the arithmetic operation by the arithmetic circuit 50 so that the precharge potential Vdsd is generated by the second D/A converter DAC2.
Ｄ／Ａ変換前のビデオデータＲ，Ｇ，Ｂに対して演算処理を行う演算回路５０と、この演算回路５０の演算結果をＤ／Ａ変換する第２のＤ／Ａ変換器ＤＡＣ２を設け、第２のＤ／Ａ変換器ＤＡＣ２によりプリチャージ電位Ｖｄｓｄを生成するようにした。 - 特許庁 - The vector pipeline arithmetic parts 160 to 167 input operation control information, and read two vector element data from vector registers VR0 to vector register VRn, and execute an arithmetic operation by an arithmetic execution ALU, and store arithmetic results in vector registers VR0 to VRn.
ベクトルパイプライン演算部１６０〜ベクトルパイプライン演算部１６７は、動作制御情報を入力すると、ベクトルレジスタＶＲ０〜ベクトルレジスタＶＲｎから２個のベクトルエレメントデータを読み出し、演算実行部ＡＬＵで演算を実行し、演算結果をベクトルレジスタＶＲ０〜ベクトルレジスタＶＲｎに格納する。 - 特許庁 - SEMICONDUCTOR DEVICE WITH MONTGOMERY INVERSE ELEMENT ARITHMETIC UNIT, AND IC CARD
モンゴメリ逆元演算装置を備えた半導体装置およびＩＣカ−ド - 特許庁 - SYSTEM STATE ARITHMETIC UNIT, SYSTEM CONTROL DEVICE, SYSTEM STATE ARITHMETIC SYSTEM, DISTRIBUTION SYSTEM'S POWER FLOW SIMULATION DEVICE, SYSTEM STATE ARITHMETIC METHOD, SYSTEM CONTROL METHOD, DISTRIBUTION SYSTEM'S POWER FLOW SIMULATION METHOD, AND PROGRAM OF THE SAME
系統状態演算装置，系統制御装置，系統状態演算システム，配電系統潮流シミュレーション装置，系統状態演算方法，系統制御方法，配電系統潮流シミュレーション方法及びそのプログラム - 特許庁 - A transparency command decision part 340 decides whether contents of a transparency arithmetic operation can be processed without performing the transparency arithmetic operation.
透過命令判定部３４０は、透過演算処理が透過演算処理を行なわなくても処理可能な内容であるか否かを判定する。 - 特許庁 - The value held by the chip identifier holding unit 340 after the chip identifier arithmetic unit 320 stops the arithmetic operation becomes a chip identifier.
チップ識別子演算部３２０の演算動作の停止後においてチップ識別子保持部３４０により保持している値がチップ識別子となる。 - 特許庁 - An arithmetic section 2 for cipher sets the conversion data as an arithmetic object, and performs the modulo exponentiation calculation under the modulus (n) by right-face arithmetic procedure based on the power (d) except the lowest bit.
暗号用演算部２は、上記変換データを演算対象とし、法ｎの下で、上記べき指数ｄのうち最下位ビットを除いたものに基づく右向き型演算手順により、べき乗剰余計算を行う。 - 特許庁 - A filter coefficient arithmetic unit 6 of a weight measuring instrument obtains a filter coefficient by using a specified arithmetic expression and outputs it to a signal processing unit 5.
重量測定装置のフィルタ係数演算部６は、所定の演算式を用いてフィルタ係数を求めて信号処理部５へ出力する。 - 特許庁 - The arithmetic processing section 21 acquires the number of households in the market area.
そして、演算処理部２１は、この商圏の世帯数を取得する。 - 特許庁 - To provide a time code arithmetic method and a time code arithmetic device that can optimally be employed in the case of converting a standard to which a video signal conforms.
映像信号の規格を変換する際に最適に用いることができるタイムコード演算方法およびタイムコード演算装置の提供。 - 特許庁 - An endoscope processor 20 includes a memory 23 and an arithmetic circuit 27.
内視鏡プロセッサ２０はメモリ２３および演算回路２７を有する。 - 特許庁 - The control part 11d transfers the transfer quantity data to an arithmetic part 11g, and allows the arithmetic part 11g to calculate a line occupancy ratio, and allows a memory 11f to store the line occupancy ratio as the arithmetic result in each time zone.
制御部１１ｄでは、転送量データを演算部１１ｇに転送させ、回線占有率を演算部１１ｇで算出させ、演算結果の回線占有率を時間帯別にメモリ１１ｆにデータとして格納する。 - 特許庁 - To provide an arithmetic element without any malfunction by using, for the arithmetic element, a magnetic body whose resistance to radiation such as cosmic rays is high.
演算素子に宇宙線等の放射線に対する耐性が高い磁性体を用いることにより、誤動作のない演算素子を提供する。 - 特許庁 - During the multiplication operation, X is shifted to left by the arithmetic shift sv and during the division operation, X is shifted to right by the arithmetic shift sv in a hardware circuit area (80).
乗算時には、ハードウェア回路領域（８０）中で、Ｘをｓｖ桁左にシフトし、除算時には、Ｘをｓｖ桁右にシフトする。 - 特許庁 - A timer of the arithmetic circuit 101 starts operation approximately simultaneously with this signal output.
これとほぼ同時に、演算回路１０１のタイマーが作動を開始する。 - 特許庁 - To improve the performance of wiring and arithmetic modules of a programmable VLSI.
プログラマブルなＶＬＳＩにおける配線・演算モジュールの性能向上。 - 特許庁 - Therefore, the simple circuit can be formed by the error spread arithmetic method.
したがって、誤差拡散演算法により簡易な回路を形成できる。 - 特許庁 - HIGH-PRECISION CV ARITHMETIC UNIT, AND CV-SYSTEM THREE-DIMENSIONAL MAP FORMING DEVICE AND CV-SYSTEM NAVIGATION DEVICE PROVIDED WITH THE HIGH-PRECISION CV ARITHMETIC UNIT
高精度ＣＶ演算装置と、この高精度ＣＶ演算装置を備えたＣＶ方式三次元地図生成装置及びＣＶ方式航法装置 - 特許庁 - In this case, the model coefficient for prescribing the arithmetic model characteristics of the arithmetic model part 300 is adjusted so that the deviation of the film thickness measuring data (r) with the model output signal (m) outputted from the arithmetic model part 300 becomes minimum.
この場合、数学モデル部300の数学モデル特性を規定するモデル係数を、膜厚計測データｒと、数学モデル部300から出力されるモデル出力信号ｍとの偏差が最小となるように、調整している。 - 特許庁 - To prevent abnormal arithmetic operation and output processing due to an unreliable signal at the time of executing the arithmetic operation of a plurality of plant state signals by an arithmetic unit, and monitoring/ controlling those plants according to those processed output signals.
複数のプラント状態信号を演算ユニットによって演算し、その複数の処理出力信号でプラントの監視／制御を行うものにおいて、不信頼の信号による異常な演算、出力処理を回避する。 - 特許庁 - This radiation power arithmetic device calculates particle velocity based on the calculation result of the sound pressure distribution.
また、音圧分布の算出結果より粒子速度を算出する。 - 特許庁 - When reliability of an arithmetic result is low, the retrial reduction processing part 113 specifies the touch position based on an arithmetic process record about the same display attribute of the arithmetic processes recorded in the storage part 160.
リトライ低減処理部１１３は、演算結果の信頼度が低い場合、記憶部１６０に記録された演算過程のうち、同じ表示属性についての演算過程記録に基づいてタッチ位置を特定する。 - 特許庁 - To determine an offset level through reduced arithmetic processing, and correct it.
少ない演算処理でオフセットレベルを求めて、それを補正することである。 - 特許庁 - A CPU (Central Processing Unit) 52 determines one of the CPU 52, a parallel arithmetic processing unit 55, and a sequential arithmetic processing unit 54 as an execution subject of the arithmetic processing to the image data of the processing target according to a prescribed condition.
ＣＰＵ５２は、所定の条件に応じて、処理対象の画像データに対する演算処理の実行主体として、ＣＰＵ５２、並列演算処理部５５又は逐次型演算処理部５４のいずれかを決定する。 - 特許庁 - Next, a characteristic curve, indicating a relation between the arithmetic result of the arithmetic processing and a position on a predetermined image of the main pattern MP, is calculated.
次に、この演算処理の演算結果と、メインパターンＭＰの所定の画像上の位置との関係を示す特性曲線を算出する。 - 特許庁 - An acceleration sensor 5 and an arithmetic processing part 6 are provided inside the mouse 1.
加速度センサ５と、演算処理部６とをマウス１内に有している。 - 特許庁 - An arithmetic control section calculates a difference in load current between different time points.
演算制御部は、異なる時点の負荷電流の差を算出する。 - 特許庁 - To provide a configuration of an arithmetic unit capable of effectively utilizing the resources of the arithmetic unit corresponding to the valid data width of input data.
入力データの有効データ幅に合わせて、演算ユニットのリソースを有効に活用することが可能な演算装置の構成を提供する。 - 特許庁 - An arithmetic processing unit 5 of the control device 4 includes first and second signal arithmetic units 6, 7 that outputs first and second PWM signals S1, S2.
制御装置４の演算処理部５は、第１，第２のＰＷＭ信号Ｓ1，Ｓ2を出力する第１，第２の信号演算部６，７を備える。 - 特許庁 - Moreover, in the case of a processor having a plurality of arithmetic units, the debug mechanism may also be constituted so as to store OPCODEs of the plurality of arithmetic units.
また、複数の演算ユニットを有するプロセッサの場合には、デバッグ機構が複数の演算ユニットのOPCODEを記憶するよう構成することもできる。 - 特許庁 - PLOTTING SYSTEM AND SEMICONDUCTOR INTEGRATED CIRCUIT FOR PERFORMING PLOTTING ARITHMETIC OPERATION
描画処理システム、及び描画演算を行う半導体集積回路 - 特許庁 - An output section 14 outputs, as a final result, the arithmetic result of the post-processing section 13 (when the LSB of the (d) is 1) or the arithmetic result of the arithmetic section 2 for cipher (when the LSB of the (d) is 0).
出力部１４は、後処理部１３の演算結果（ｄのＬＳＢが１である場合）又は暗号用演算部２の演算結果（ｄのＬＳＢが０である場合）を最終的な演算結果として出力する。 - 特許庁 - ARITHMETIC CODING AND DECODING DEVICE OF DRAWING INFORMATION
画情報の算術符号化装置及び画情報の算術復号化装置 - 特許庁 - Through this configuration, time error calibration can be made by the arithmetic operation.
この構成により、時間誤差の校正を演算で行うことができる。 - 特許庁 - THREE-DIMENSIONAL GRAPHIC ARITHMETIC PROGRAM, DYNAMIC LINK LIBRARY, AND DEVICE FOR EXAMINING LANDSCAPE
三次元図形演算プログラム、ダイナミックリンクライブラリ及び景観検討装置 - 特許庁 - The switching control section selects an acquisition destination of the transform coefficient between the first arithmetic section and the second arithmetic section in accordance with an operating state of the apparatus.
切替制御部は、装置の動作状態に応じて、第１演算部と第２演算部との間で変換係数の取得先を選択する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
