「Array programming」を含む例文一覧(74)
1 2 次へ＞- PROGRAMMABLE GATE ARRAY AND PROGRAMMING METHOD OF PROGRAMMABLE GATE ARRAY
プログラマブルゲートアレイおよびプログラマブルゲートアレイのプログラミング方法 - 特許庁 - METHOD FOR PROGRAMMING ARRAY HAVING PLURAL MEMORY CELLS
複数のメモリセルを有するアレイをプログラムする方法 - 特許庁 - INTEGRATED CIRCUIT, DEVICE HAVING MEMORY ARRAY AND PROGRAMMING METHOD FOR MEMORY ARRAY
集積回路と、メモリアレイを有するデバイス及びメモリアレイのプログラム方法 - 特許庁 - PROGRAMMING AND ERASING METHOD FOR NROM ARRAY
ＮＲＯＭアレイのためのプログラミングおよび消去方法 - 特許庁 - PROGRAMMING AND ERASING METHOD FOR NROM ARRAY
ＮＲＯＭアレイの基準セルのプログラミングおよび消去方法 - 特許庁 - To provide a programming method and device programming a flash memory cell in an analog storage device array.
アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁 - FLASH MEMORY ARRAY HAVING LOW PROGRAMMING POWER AND METHOD OF CONTROLLING THE SAME
ロープログラミングパワーを有するフラッシュメモリアレイ及びその制御方法 - 特許庁 - SET PROGRAMMING METHOD AND WRITE DRIVER CIRCUIT FOR PHASE CHANGE MEMORY ARRAY
相変化メモリアレイのセットプログラミング方法及び書き込みドライバ回路 - 特許庁 - Figure 2-2: Example algorithm for programming the search array using host computer
Figure 2-2: ホストコンピュータを使って探索アレイをプログラムするアルゴリズムの見本 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - The method for programming and erasing the memory array, comprises a step of adapting the programming or erasing pulse to the current state of the memory array.
メモリアレイをプログラミングおよび消去方法は、メモリアレイの現在の状態に対しプログラミングまたは消去パルスを適応させるステップを含む。 - 特許庁 - SPIN-TORQUE MRAM CELL ARRAY, SPIN-TORQUE MRAM DEVICE, AND PROGRAMMING METHOD OF SPIN-TORQUE MRAM CELL ARRAY
スピントルクＭＲＡＭセルアレイ、スピントルクＭＲＡＭ装置およびスピントルクＭＲＡＭセルアレイのプログラミング方法 - 特許庁 - This memory includes a memory cell array, a controller, and a programming section.
本発明のメモリ装置は、メモリセルアレイ、制御部、及びプログラミング部を備える。 - 特許庁 - To provide a data processing apparatus by which a data structure corresponding to an associative array can be easily implemented in a memory for programming by a programming language which cannot handle the associative array.
連想配列を扱えないプログラミング言語でのプログラミングで、連想配列に相当するデータ構造をメモリに容易に実装可能なデータ処理装置を提供する。 - 特許庁 - To reduce power consumption during programming operation in a nonvolatile memory array built in a virtually grounded array structure.
仮想接地アレイ構造により構成された不揮発性メモリアレイにおいて、プログラム動作時の消費電力を低減する。 - 特許庁 - To provide a high density, bidirectional reading/programming nonvolatile memory cell and its array.
高密度な双方向性読出し／プログラム不揮発性メモリセル及び配列を提供する。 - 特許庁 - NAND TYPE MEMORY ARRAY, READING METHOD, PROGRAMMING METHOD AND ERASING METHOD USING THE SAME
ＮＡＮＤ型メモリアレイ及びこれを用いた読出方法、プログラム方法及び消去方法 - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL, ITS ARRAY AND FABRICATING METHOD
双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - To provide a method for set programming of a phase change memory array, and to provide a write driver circuit.
相変化メモリアレイのセットプログラミング方法、及び書き込みドライバ回路を提供する。 - 特許庁 - To provide a structure and a method for increasing the operational speed of an memory array, and reducing the entire programming time of the memory array.
メモリアレイの動作速度を増大させると共に、メモリアレイの全プログラミング時間を短縮するための、構造および方法を提供する。 - 特許庁 - To provide design for a flash EEPROM(electrically erasable and programmable ROM) cell and an array realizing accurate and efficient programming of a flash EEPROM chip and a method of programming.
フラッシュＥＥＰＲＯＭチップの高精度及び高効率プログラミングを実現するフラッシュＥＥＰＲＯＭセル及びアレイの設計、及びプログラミングの方法。 - 特許庁 - To provide a method of selectively programming an interconnect portion of an FPGA cell and an array structure.
ＦＰＧＡセル及びアレー構造体の相互接続部を選択的にプログラムする方法を提供する。 - 特許庁 - Most programming languages support a more complex data structure called an array
大部分のプログラミング言語で,配列(アレイ)と呼ばれる,さらに複雑なデータ構造が使えるようになっている - コンピューター用語辞典 - A method for minimizing the current consumption includes: programming a cell without having a direct current flowing from a positive supply to the ground through the array, programming a plurality of cells without discharging a global bit line carrying a programming voltage between programming pulses, and programming a cell with transient currents.
電流消費量を最小にする方法は、正の電源からアレイ経由で接地電源へ直流を流すことなくセルのプログラムを行う方法、各プログラムパルス間のプログラム電圧を伝えるグローバルビット線を放電することなく複数のセルのプログラムを行う方法、及び過渡電流を用いてセルのプログラムを行う方法を含む。 - 特許庁 - To provide a data transmission control apparatus for allowing an FPGA (Field Programmable Gate Array) to reliably receive program data in programming the FPGA and reducing the time required for the programming.
ＦＰＧＡのプログラミングに際して、ＦＰＧＡがプロラムデータを確実に受け取ることができ、かつ、プログラミングの時間を短縮するデータ送出制御装置を提供する。 - 特許庁 - To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.
メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁 - The programming method includes a step of programming data in a memory cell of a certain pattern within a memory array, and a step of preventing programming of a fixed pattern by periodically scrambling the data so that the data are stored in a memory cell of different pattern within the memory array.
本発明に係るプログラミング方法は、データをメモリアレイ内の或るパターンのメモリセルにプログラムする段階と、データがメモリアレイ内の異なるパターンのメモリセルに記憶されるように、データを定期的にスクランブルすることによって、固定パターンのプログラミングを防止する段階と、を含んでいる方法。 - 特許庁 - To minimize current consumption in a memory array during programming of non-volatile memory cells, such as NROM cells.
メモリアレイにおいて、ＮＲＯＭセル等の不揮発性メモリセルのプログラム時に電流消費量を最小にする。 - 特許庁 - A method and device for programming an array of individually controllable elements is configured to impart a beam with a pattern.
ビームにパターンを割り当てるように構成された個別に制御可能な素子アレイをプログラミングする方法及び装置である。 - 特許庁 - The reverse biasing limits source current IS for the cell to be programmed during flash programming compaction or entire array.
逆バイアスによりフラッシュプログラミング圧縮中にプログラムされるセルもしくはアレイ全体のソース電流ＩＳが制限される。 - 特許庁 - To prevent an array element of a temporary matrix and a vector from being generated more than necessarily in linear algebra operation programming using an operator overload by an object-oriented programming language.
オブジェクト指向プログラミング言語による演算子オーバーロードを利用した線形代数演算プログラミングにおいて，一時的なMatrixやVectorの配列要素が必要以上に生成されないようにする。 - 特許庁 - The rewritable gate array (100) comprises an array (390) of logic cells (100A-100D) and routing resources, including antifuses (399A) for programming interconnections of logic cells.
書き換え可能ゲートアレイ（１００）は、ロジックセル（１００Ａ−Ｄ）のアレイ（３９０）と、ロジックセルの接続をプログラミングするアンチヒューズ（３９９Ａ）を含む配線リソースを有する。 - 特許庁 - The step of adapting comprise a step for determining the voltage level of the programming pulse, used to program the fastest bit of the memory array and a step setting an initial programming pulse level to a level in the general vicinity of the programming pulse level of the fastest bit.
適応させるステップは、メモリアレイの高速ビットをプログラムするために使用されるプログラミングパルスの電圧レベルを決定するステップと、メモリアレイの初期プログラミングパルスレベルを、高速ビットのプログラミングパルスに概して近接したレベルに設定するステップとを含む。 - 特許庁 - To provide a spin-torque MRAM cell array of which the area occupied by wirings taken around in the spin-torque MRAM cell array is made small, a spin-torque MRAM device, and a programming method of the spin-torque MRAM cell array.
スピントルクＭＲＡＭセルアレイ中に引き回される配線が占める領域を小さくしたスピントルクＭＲＡＭセルアレイ、スピントルクＭＲＡＭ装置およびスピントルクＭＲＡＭセルアレイのプログラミング方法を提供する。 - 特許庁 - The programming method of a nonvolatile memory device includes: a step of executing a plurality of programming loops in a memory cell in a memory cell array; and a step of changing program inhibit voltage applied to a bit line of a memory cell in which programming is completed when a plurality of programming loops are executed.
本発明の実施形態に係る不揮発性メモリ装置のプログラミング方法は、メモリセルアレイ内のメモリセルにおいて複数のプログラミングループを実行する段階と、複数のプログラミングループを実行する時、プログラミングが完了されたメモリセルのビットラインに印加するプログラム禁止電圧を変更する段階とを含む。 - 特許庁 - To provide an array structure having reduced program disturbance and requiring less chip area, and an improved MTP (Multiple-Times Programming) memory.
本発明は、プログラム障害を低減し、チップ領域が小さくなるアレイ構造および改良されたMTPメモリーを提供する。 - 特許庁 - In addition, when used for flash programming a memory cell array 10, a relatively narrow threshold voltage distribution V_t is obtained.
さらに、本発明によりメモリセルアレイ１０のフラッシュプログラミングに使用した場合に比較的狭い閾値電圧分布Ｖ_ｔが得られる。 - 特許庁 - BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD
独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁 - SPLIT GATE NAND FLASH MEMORY STRUCTURE AND ARRAY, PROGRAMMING METHOD OF THE SAME, ERASURE METHOD AND READOUT METHOD, AND MANUFACTURING METHOD
分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁 - A semiconductor chip capable of programming circuit constitution such as FPGA(field programmable gate array) constitutes a control circuit 103.
回路構成をプログラム可能な半導体チップ、例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）により制御回路１０３を構成する。 - 特許庁 - In each subsection, a plurality of programming cells (391-398) for the horizontal and the vertical directions are each interconnected, and a specified set out of a plurality of power source buses (A-H) are coupled to each programming cell, to enable programming for target positions in the array.
各サブセクションには水平及び垂直それぞれの方向の複数のプログラミングセル（３９１−８）が接続され、また各プログラミングセルには複数の電源バス（Ａ〜Ｈ）のうちの特定のセットが接続され、アレイ内の目的の位置のプログラムを可能としている。 - 特許庁 - To provide a self-alignment method for forming a floating gate memory cell array with high programming and erasure efficiency in which the size of memory cell can be reduced, and an array formed by that method.
メモリセルの小型化可能でプログラミング及び消去効率の高い浮遊ゲート・メモリセル配列を形成するセルフアライメント方法及びその方法により製造される配列が提供される。 - 特許庁 - In other preferable embodiment, a memory cell used in the reference cell programming process is an intrinsic cell incorporated in a die comprising a memory cell array, but it is not a cell in the memory cell array.
他の好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、メモリアレイを含むダイ上に搭載されている固有セルであるが、メモリアレイ内のセルではない。 - 特許庁 - To enable parallel write for a plurality of memory cells one memory cell row of a VG type memory cell array and to shorten a whole programming time.
ＶＧ型メモリセルアレイの１つのメモリセル行内の複数のメモリセルへの並列書き込みを可能とし、かつ総プログラム時間を短縮する。 - 特許庁 - A nonvolatile memory device for reducing programming current and improving reliability includes a memory cell array, a write circuit, and a verification circuit.
プログラミング電流を低減し、信頼性を向上させる不揮発性メモリ素子は、メモリ・セル・アレイ、書き込み回路、及び検証回路を有する。 - 特許庁 - BIDIRECTIONAL SPLIT GATE NAND FLASH MEMORY STRUCTURE, ARRAY, PROGRAMMING METHOD OF THE SAME, ERASING METHOD, READOUT METHOD AND MANUFACTURING METHOD
双方向分割ゲートＮＡＮＤフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 - 特許庁 - A twin MONOS metal bit line array is read and programmed using a three dimensional programming method with X, Y, and Z dimensions.
ツインＭＯＮＯＳの金属ビット線アレーは、Ｘ、Ｙ、及びＺ次元を有する３次元プログラミング方法を使用して読み出され、プログラムされる。 - 特許庁 - To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).
フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁 - In a preferable embodiment, a memory cell used in a reference cell programming process is a cell of a memory array having the highest intrinsic threshold value.
１つの好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、最高固有閾値を有するメモリアレイのセルである。 - 特許庁 - The memory device (100) includes: at least one array (102) of nonvolatile memory cells (201); and a voltage supply component (122) configured to generate a programming voltage for simultaneously programming the plurality of memory cells (201).
メモリデバイス（１００）は、不揮発性メモリセル（２０１）の少なくとも１つのアレイ（１０２）と、複数のメモリセル（２０１）を同時にプログラムするためのプログラミング電圧を発生させるよう構成された電圧供給コンポーネント（１２２）とを備える。 - 特許庁 - A first part obtains the next page and holds it in an intermediate buffer, while the present page held in a page buffer is used for programming a memory array.
第１の部分は、次のページを取得し、中間バッファに保持すると共に、ページバッファに保持された現在のページはメモリアレイをプログラムするため使用される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
