「Array」を含む例文一覧(31490)

＜前へ 1 2 .... 231 232 233 234 235 236 237 238 239 .... 629 630 次へ＞
  • In a multi-wavelength laser array 10, ridge-waveguide semiconductor laser elements 13a to 13f are arranged in an array shape, where the ridge-wave semiconductor laser elements have a different oscillation wavelength on a common n-InP substrate 12.
    多波長レーザ・アレー１０は、共通のｎ−ＩｎＰ基板１２上に異なる発振波長を有するリッジ導波路型半導体レーザ素子１３ａ〜１３ｆをアレー状に配列したものである。 - 特許庁
  • Thus, the entrainment of the bubbles in the stage for transferring the resin layer 2 to the array substrate 1 is suppressed and the bubble mixing due to the rugged steps on the surface of the array substrate can be prevented.
    これにより、樹脂層２をアレイ基板１に転写する工程で気泡の巻き込みが抑えられ、アレイ基板１表面の凸凹段差に起因する気泡の混入を防止することができる。 - 特許庁
  • In an adaptive array base station 1000, a user signal processing part 50 transmits radio waves having transmission directivity to a desired terminal with adaptive array processing for a plurality of antennas 11 and 12.
    アダプティブアレイ基地局１０００において、ユーザ信号処理部５０は、複数のアンテナ１１，１２に対するアダプティブアレイ処理により、所望の端末に対する送信指向性を有する電波を送出する。 - 特許庁
  • This interface assembly 400 consists of a package 104 of an integrated circuit 406 thermally connected to the sensor array 402 and includes a temperature control system 413 for controlling the temperature of the sensor array 402.
    インタフェイス・アセンブリ（４００）は、センサ・アレイ（４０２）に熱的に結合されている集積回路（４０６）パッケージ（１０４）で構成され、センサ・アレイ（４０２）の温度を制御する温度制御系（４１３）を含む。 - 特許庁
  • The liquid crystal display device is provided with an array substrate, a counter substrate and a liquid crystal layer comprising a liquid crystal composition having negative dielectric anisotropy and interposed between the array substrate and the counter substrate.
    液晶表示装置はアレイ基板と、対向基板と、負の誘電率異方性を有する液晶組成物を含みアレイ基板および対向基板間に挟持される液晶層とを備える。 - 特許庁
  • The plurality of parameters include the first parameter P1 for reading the first content C1 from the memory cell array 4 and the second parameter P2 for reading the second content C2 from the memory cell array 4.
    複数のパラメータには、メモリセルアレイ４から第１のコンテンツＣ１を読み出すための第１のパラメータＰ１と、メモリセルアレイ４から第２のコンテンツＣ２を読み出すための第２のパラメータＰ２とが含まれる。 - 特許庁
  • Each spatial light modulator displays a respective hologram selected from a previously calculated set, to cause a desired switching of light from the input fiber array to the output array.
    各空間光変調器は、予め計算されたセットから選択されたそれぞれのホログラムを表示し、それによって、入力ファイバアレイから出力アレイへの光の所望のスイッチングを生じさせる。 - 特許庁
  • The light source light of blue emitted light is condensed to the phosphor by using the first microlens array and the fluorescent light is condensed to the pixel of the corresponding display color by using the second microlens array.
    青色発光の光源光を第一のマイクロレンズアレイを用いて蛍光体に集光し、第二のマイクロレンズアレイを用いて蛍光光を対応する表示色の画素に集光する液晶表示装置。 - 特許庁
  • To provide an apparatus and method for growing an array of single-wall carbon nanotubes, especially an apparatus and method for growing an array of single-wall carbon nanotubes by a CVD process.
    本発明は、単層カーボンナノチューブ配列の成長装置及び単層カーボンナノチューブ配列の成長方法に関し、特にＣＶＤ方法でカーボンナノチューブ配列の成長装置及び成長方法に関する。 - 特許庁
  • To each of individual HDD 5-1 and 5-2 constituting the disk array, identification information of the own HDD, identification information of the other HDD constituting the disk array 4, and the latest update date are recorded.
    ディスクアレイ４を構成する個々のＨＤＤ５−１、５−２に、自ＨＤＤの識別情報、ディスクアレイ４を構成する相手のＨＤＤの識別情報および最新更新日時をそれぞれ記録する。 - 特許庁
  • A phased array antenna includes a circuit board and a balanced, series fed array antenna formed from a plurality of antenna elements positioned in at least two spiral antenna arms on the circuit board.
    フェーズドアレイアンテナは、回路基板と、回路基板上の少なくとも２つのスパイラルアンテナアーム内に配置される複数のアンテナ素子から形成される、バランスの取れた、直列給電型アンテナアレイを含む。 - 特許庁
  • The image photographing part is constituted of a lens lit array having one or more focuses, a photographing unit for storing image pixels photographed by the lens lit array and a time-division image multiplexing unit.
    映像撮影部は、１つ又は複数焦点のレンズリットアレイと、該レンズリットアレイにより撮影した映像画素を蓄積するための撮影ユニット及び時分割映像多重化ユニットで構成する。 - 特許庁
  • The laser light source is a semiconductor laser array having multiple emitters and the pitch variation section performs control so that pitch intervals set as array intervals of the laser spots are integral multiples of adjacent laser spot intervals.
    レーザ光源は、マルチエミッターを有する半導体レーザアレイであり、ピッチ可変部は、レーザスポットの配列間隔として設定されるピッチ間隔が隣接するレーザスポット間隔の整数倍になるように制御する。 - 特許庁
  • Quantity of items passed must match quantity of placeholders in the prepared statement: meaning 1 placeholder for non-array parameters or 1 placeholder per array element.
    渡す項目数は、文中のプレースホルダの数と一致していなければなりません。 プレースホルダがひとつだけの場合は配列でない値を指定し、複数存在する場合は個々の値を要素にもつ配列を指定します。 - PEAR
  • An animation icon 56 as a functional icon displayed in the intersection area 76 where the functional icon array 70 and the content icon array 72 intersect is enlarged and displayed with a color different from those of the other functional icons.
    機能アイコン配列７０とコンテンツアイコン配列７２が交差する交差領域７６に表示される機能アイコンである動画アイコン５６は、他の機能アイコンと異なる色彩で拡大表示される。 - 特許庁
  • By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.
    このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁
  • In the circuit, first voltage can be applied to some of the resistive memory cells 170, 173, 175, 177, second voltage can be applied to the other cells 170, 173, 175, 177 in the array 165, and third voltage can be applied to the other cells 170, 173, 175, 177 in the array 165.
    回路は、第１の電圧をアレイ(165)内の抵抗性メモリセル(170,173,175,177)のいくつかに、第２の電圧をアレイ(165)内の他のセル(170,173,175,177)に、第３の電圧をアレイ(165)内のさらに他のセル(170,173,175,177)に印加することができる。 - 特許庁
  • In a SRAM, a PCEQH circuit 4 is arranged in a memory cell array (region A) as a first pre-charge section, and a PCEQ circuit 1 is arranged at a border region of a memory cell array as a second pre-charge section.
    ＳＲＡＭは、ＰＣＥＱＨ回路４が第１のプリチャージ部として、メモリセルアレイ内（領域Ａ）に配置され、ＰＣＥＱ回路１が第２のプリチャージ部として、メモリセルアレイの境界領域に配置される。 - 特許庁
  • Then a dummy cancel means 25 cancels the placement of dummy gate blocks and a gate array means 26 arrays successively the gate array blocks at all blank parts of the dummy gate blocks.
    ダミーゲートブロックとセルベースブロックとの間隙に隙間充填ブロックを配列してからダミーゲートブロックの配置を解除し、その空白にゲートアレイブロックを配列してから空白に隙間充填ブロックを配列する。 - 特許庁
  • One side of two memory arrays positioned at a point symmetry position for the central region CEN is assumed to a memory array corresponding to a low-order DQ terminal, and the other side is assumed to a memory array corresponding to a high-order DQ terminal.
    中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁
  • Two manifolds 47 are provided to two or more pressure chambers 44 which constitute an array of a pressure chamber array 51, and the two manifolds 47 are equipped respectively with ink supply ports 52.
    １列の圧力室列５１を構成する複数の圧力室４４に対して２つのマニホールド４７が設けられるとともに、２つのマニホールド４７にはインク供給口５２がそれぞれ設けられている。 - 特許庁
  • To provide an optical fiber array having a structure to prevent the breaking or bending of coated optical fibers (or the part of the optical fibers whose coating is removed) and also having a high positional accuracy, and also to provide optical components that uses the optical fiber array.
    被覆付き光ファイバ（或いはその被覆を剥いだ光ファイバの部分）の折れや曲がりを防ぐ構造を有し、位置精度も高い光ファイバアレイとそれを用いた光部品を提供する。 - 特許庁
  • To provide a gas capillary array for analyzing DNA that can prevent transmission factor of a laser beam with respect to a gas capillary from decreasing, when conducting electrophoresis DNA analysis, and to provide the manufacturing method of the gas capillary array.
    電気泳動式のＤＮＡ分析の際に、ガラスキャピラリに対するレーザ光の透過率が低減するのを防止することができるＤＮＡ分析用ガラスキャピラリアレイ及びその製造方法を提供する。 - 特許庁
  • The ink supply port 4B, which is located between a first ejection port array La-1 and a second ejection port array La-2, includes a portion wc of a large dimension hc and a portion Wf of a small dimension hf.
    吐出口列Ｌａ−１と吐出口列Ｌａ−２との間に位置するインクの供給口４Ｂは、大きい寸法ｈｃの部分ｗｃと、小さい寸法ｈｆの部分Ｗｆと、を含む。 - 特許庁
  • To provide a display device that can improve use efficiency of light without being limited to, for example, an array of pixels by devising an array of light converging elements provided corresponding to the pixels.
    絵素に対応して設けられる集光素子の配列を工夫することによって、例えば絵素の配列に制限されることなく光の利用効率を向上できる表示装置を提供する。 - 特許庁
  • The mounting mechanism can be so built as to enable the cancellation of its actuation and can move the fasteners to the non-array position from the array position simultaneously to remove or rearrange the medical device.
    取付け機構は、作動を解除するように構成することができ、ファスナーを同時に配置位置から非配置位置に移動させて、医療装置の除去または再配置を可能にすることができる。 - 特許庁
  • To provide a light-emitting array type exposure device capable of reducing background noise due to zero-order light and forming a collecting point having a high contrast, and to provide an image forming device using the light-emitting element array type exposure device.
    ０次光による背景雑音を低減し、コントラストの高い集光点を形成することが可能な、発光素子アレイ方式の露光装置及びこれを用いた画像形成装置を提供する。 - 特許庁
  • The server obtains an array e[i]=Enc(T[i]) by using a homomorphic public-key encryption function Enc, and the client obtains e'[i]=Enc(Σ_jX[j]Y[j]α^-ij) from e and V, and shuffles the array for each of the elements.
    サーバは準同型公開鍵暗号関数Ｅｎｃで、配列ｅ［ｉ］＝Ｅｎｃ（Ｔ［ｉ］）を求め、クライアントはｅ、Ｖからｅ’［ｉ］＝Ｅｎｃ（Σ_ｊＸ［ｊ］Ｙ［ｊ］α^−ｉｊ）を求め、その要素毎にシャッフルする。 - 特許庁
  • To provide an array head with a plurality of printing chips disposed zigzag, without the risk of density irregularity in printing at the joint of the printing chips even in the case a paper is disposed obliquely with respect to the array head.
    印字チップが千鳥状に複数配置されたアレーヘッドにおいて、このアレーヘッドに対し用紙が斜行する場合でも印字チップの継ぎ目の印字に濃度ムラが発生しないアレーヘッドを提供する。 - 特許庁
  • To provide a light emitting element array which can be driven in a time-division manner with fewer driving ICs, a miniaturized light emitting device using the light emitting element array and an image forming apparatus provided with the light emitting device.
    少ない駆動用ＩＣで時分割駆動することができる発光素子アレイおよびそれを用いた小形な発光装置ならびにその発光装置を備える画像形成装置を提供する。 - 特許庁
  • To provide a mounting substrate for a ball grid array package which can reduce thermal impact to a BGA package and prevent peeling of a pattern, etc., on a mounting substrate and a mounting method of a ball grid array package.
    ＢＧＡパッケージに対する熱的衝撃を低減し、実装基板上のパターンの剥がれなどを防止し得るボールグリッドアレイパッケージ用実装基板およびボールグリッドアレイパッケージの実装方法を提供する。 - 特許庁
  • The recipient maintains a variable Snl preserved from a packet that finally received the values of a 'next array number expected for reception' (Sr) and a currently received array number 'sent next' (Ns).
    受信者は、「受信が期待される次の配列番号」（Ｓｒ）、現在受信した「次に送信された」（Ｎｓ）配列番号の値を最後に受信したパケットから保存したＳｎｌという変数を維持する。 - 特許庁
  • An array pitch d1 of the light-emitting diode chips 2 in the long side direction of the support substrate 1 is set larger than an array pitch d2 of the light-emitting diode chips 2 in the short side direction of the support substrate 1.
    支持基板１の長手方向における発光ダイオードチップ２の配列ピッチｄ１は、支持基板１の短手方向における発光ダイオードチップ２の配列ピッチｄ２よりも大きく設定されている。 - 特許庁
  • The mounting mechanism for a medial instrument capable of surgical implantation contains one or a plurality of fasteners which are movable simultaneously to the array position from the non-array position by the operation of an integrated actuator 12.
    外科的に移植可能な医療装置の取付け機構であって、一体のアクチュエータ１２の操作によって、非配置位置から配置位置に同時に移動させることができる１または複数のファスナーを含む。 - 特許庁
  • The square values of correlation being elements of the signal correlation array are temporarily corrected in accordance with the prepared mutual correlation table to obtain a temporarily corrected correlation array where correction values corresponding to respective frequencies are stored (S5).
    信号相関配列の各要素である相関二乗値を準備した相互相関テーブルから仮補正して各周波数に対応した補正値を格納した仮補正相関配列を得る（Ｓ５）。 - 特許庁
  • To provide a space division multiplex access apparatus, an adaptive array antenna base station, a terminal and a control method therefor in which the adaptive array antenna base station transmits an instruction for selecting a terminal antenna element to the terminal.
    適応アレーアンテナ基地局が端末アンテナ素子を選択する命令を端末に送信する空間分割多重アクセス装置、適応アレーアンテナ基地局、端末およびその制御方法を提供する。 - 特許庁
  • The liquid crystal device 100 is equipped with a TFT array substrate 10, a plurality of pixel electrodes 9a arrayed at a pixel pitch L1 on the TFT array substrate 10, a counter substrate 20 arranged to face the TFT array substrate 10, and a sealing material 52 sticking together the TFT array substrate 10 and the counter substrate 20 in a sealing area 52a along the circumference of an image display area 10a.
    液晶装置１００は、ＴＦＴアレイ基板１０と、ＴＦＴアレイ基板１０上に画素ピッチＬ１で配列された複数の画素電極９ａと、ＴＦＴアレイ基板１０と対向して配置された対向基板２０と、画像表示領域１０ａの周囲に沿ったシール領域５２ａにおいて、ＴＦＴアレイ基板１０及び対向基板２０を相互に貼り合わせるシール材５２とを備える。 - 特許庁
  • Namely when the disk array device 11, 12 or 13 specified by a command transmitted from any one of servers A to C on the basis of the 1st interface can not receive the processing of the command, the disk array device capable of receiving the processing of the command is selected from plural disk array devices 11 to 13 and the selected disk array device is requested to execute the processing of the command as a substitute.
    すなわち、サーバＡ，Ｂ，Ｃのいずれかが第１のインタフェースに基づいて発信したコマンドに指定された前記ディスクアレイ装置が、前記コマンドの処理を引受けできない状態にある場合には、上記第２のインタフェースを介して、前記複数のディスクアレイ装置から、前記コマンドの処理を引受け可能の状態にあるものを選出し、該選出されたディスクアレイ装置に前記コマンドの処理の代行を依頼する。 - 特許庁
  • In the array waveguide element 131, an input channel waveguide 133 and an output channel waveguide 134, a channel waveguide array 135, a first sectrical slab waveguide 136 which connects the input channel waveguide 133 to the channel waveguide array 135 and a second sectrial slab waveguide 137 which connects the output channel waveguide 134 to the channel waveguide array 135 are formed on a substrate 132.
    アレイ導波路素子１３１は、基板１３２上に入力用チャネル導波路１３３と出力用チャネル導波路１３４と、チャネル導波路アレイ１３５と、入力用チャネル導波路１３３とチャネル導波路アレイ１３５を接続する第１の扇型スラブ導波路１３６と、出力用チャネル導波路１３４とチャネル導波路アレイ１３５を接続する第２の扇型スラブ導波路１３７を形成している。 - 特許庁
  • The device comprises a signal pattern control means 3 for controlling the inspection signal inputting in a plurality of TFT arrays 11 arranged on the substrate 10, and a signal monitoring control means 6 monitoring detection signal obtained from each TFT array for every TFT array by inputting the inspection signal and controlling the input to the TFT array of inspection signal individually for every TFT array based on the monitoring result.
    基板１０上に配列される複数のＴＦＴアレイ１１に入力する検査信号を管理する信号パターン管理手段３と、検査信号の入力により各ＴＦＴアレイから得られる検出信号を各ＴＦＴアレイ毎に監視し、その監視結果に基づいて検査信号のＴＦＴアレイへの入力をＴＦＴアレイ毎に個別に制御する信号監視制御手段６とを備える。 - 特許庁
  • The combinative array speaker which can be vertically or horizontally arranged includes a microprocessor, an orientation sensor connected to the microprocessor to detect a change of the state of the combinative array speaker, a sound field reproducing device formed inside or outside the combinative array speaker, the sound field reproducing device being connected to the microprocessor to simulate surround sound, and an array speaker connected to the sound reproducing device via an amplifier.
    垂直または水平に配置できる結合アレイスピーカーは、マイクロプロセッサ、結合アレイスピーカーの状態変更を感知するためマイクロプロセッサに連結される方向センサー、結合アレイスピーカー内または外側に形成される音場再生装置、音場再生装置はサラウンドサウンドをシミュレートするためにマイクロプロセッサに連結される、およびアンプを通して音場再生装置に連結されるアレイスピーカー、を含む。 - 特許庁
  • The matrix type cold cathode electron source device comprises an electron source wherein an emitter array arranged by a plurality of emitters for emitting electrons is arranged in a matrix shape, a gate electrode array with an opening arranged to face the emitter array, a gate signal wire formed at a lower part of the electron gun via an insulating layer, and a plug for electrically connecting the gate electrode array and the gate signal wire.
    電子を放出するエミッタが複数配列したエミッタアレイをマトリクス状に配置した電子源と、前記エミッタアレイに対向するように配置された開口部を持つゲート電極アレイと、前記電子源の下部に絶縁層を介して形成されたゲート信号配線と、前記ゲート電極アレイと前記ゲート信号配線とを電気的に接続するためのプラグと、を有するマトリックス型冷陰極電子源装置。 - 特許庁
  • Next, an inter-sub array element connection part 32 additionally connects ultrasonic vibration elements connected in common within a prescribed sub array with those connected in common in a sub array adjacent to the sub array based on a distance to the transmission converging point of the transmission ultrasonic waves to form a group of the ultrasonic vibration elements having the number of channels nearly equal to the number of the driving channels of a transmission part 2.
    次いで、サブアレイ間素子接続部３２は、所定のサブアレイ内において共通接続された超音波振動素子とこのサブアレイに隣接したサブアレイにおいて共通接続された超音波振動素子を前記送信超音波の送信収束点までの距離に基づいて更に接続し、送信部２の駆動チャンネル数に略等しいチャンネル数を有した超音波振動素子群を形成する。 - 特許庁
  • The number of array units is the minimum number of alternative arrays 12 satisfying the condition that the number of whole array units must be a power of two while satisfying the number of array units as an array 11 for execution which is necessary for execution, for satisfying the condition for keeping both the chip size and the junction mounting density at minimum by having the minimum number of alternative arrays.
    アレーユニットの数は、実行に必要な実行用アレー１１としてのアレーユニット数を満足しながら、全アレーユニット数は２のべき乗個でなければならないとする条件を満足する最小限の代替アレー１２の数とし、この最小限の代替アレーの数を有することによりチップサイズと接合実装密度の両方を必要最小限にする条件を満足するように構成する。 - 特許庁
  • Eight-polar electrostatic deflectors 100 and 110 as angle adjustment deflectors, image rotary lenses 120 and 130 as rotary adjusters and electronic detectors 140 and 150 are provided between an aperture array 31 and an electrostatic lens array 32, and between the electrostatic lens array 32 and a blanker array 33 within a plural charged particle beam formation section 3, thereby adjusting the angle of beam passage and rotation to detect the passage of a beam.
    複数荷電粒子ビーム形成部３内において、アパーチャアレイ３１と静電レンズアレイ３２との間、および静電レンズアレイ３２とブランカアレイ３３との間に、角度調整用偏向器として８極静電偏向器１００、１１０、回転調整器として像回転レンズ１２０、１３０および電子検出器１４０、１５０を設けることにより、ビーム通過の角度および回転調整を行ない、ビームの通過を検出する。 - 特許庁
  • The semiconductor memory device is provided with: a memory circuit 21 storing a plurality of redundancy information used for replacing a defective cell existing in a memory cell array 11 with a redundant cell in the redundant cell array 12; and a transfer control part 23 rearranging the plurality of redundancy information and transferring new redundancy information to a circuit block 100 including the memory cell array 11 and the redundant cell array 12.
    半導体記憶装置は、メモリセルアレイ１１内に存在する不良セルを冗長セルアレイ１２内の冗長セルと置き換えるために使用される複数のリダンダンシ情報を記憶する記憶回路２１と、前記複数のリダンダンシ情報を並び替え、且つ前記メモリセルアレイ１１と前記冗長セルアレイ１２とを含む回路ブロック１００に新たなリダンダンシ情報を転送する転送制御部２３とを具備する。 - 特許庁
  • A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.
    不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁
  • To provide an adaptive array antenna in which the reception property of an antenna element is easily adjusted and whose configuration is simple.
    アンテナ素子の受信特性の調節が容易で、簡素な構成のアダプティブアレーアンテナを提供する。 - 特許庁
  • To obtain an ink jet recorder in which wiping operation and/or rubbing operation can be executed only for a required nozzle array.
    必要となったノズル列に対してだけ、ワイピング動作及び／又はラビング動作の実行ができること。 - 特許庁
  • The erect equal-magnification lens array is constituted by laminating first and second flat lens array plates, the first and second flat lens array plates separately include a plurality of outer lenses (L1 and L4) arrayed regularly in one plane and a plurality of inner lenses (L2 and L3) arrayed regularly in the other plane.
    第1及び第2の平板状レンズアレイプレ−トを積層することにより構成される正立等倍レンズアレイにおいて、第1及び第2の平板状レンズアレイプレ−トの各々は、一方の面に規則的に配列される複数の外側レンズ(L1及びL4)と、他方の面に規則的に配列される複数の内側レンズ(L2及びL3)とを有している。 - 特許庁
＜前へ 1 2 .... 231 232 233 234 235 236 237 238 239 .... 629 630 次へ＞

例文データの著作権について