「Array」を含む例文一覧(31490)

＜前へ 1 2 .... 285 286 287 288 289 290 291 292 293 .... 629 630 次へ＞
  • Also, at least either one may be a microlens array part in which the unit lens is two-dimensionally arrayed rearly in a matrix state.
    また、少なくとも一方が、単位レンズが２次元的に略マトリクス配列してなるマイクロレンズアレイ部であっても良い。 - 特許庁
  • In this microstrip array antenna, 10 radiation antenna elements 24a-24j projected from a feeder strip line 23 extended in a straight line are formed.
    直線状に延びた給電ストリップ線路２３から突出した１０個の放射アンテナ素子24a〜24jが形成されている。 - 特許庁
  • Existence of a read error of data of one read unit is examined from each row X1-X16 of a memory cell array 6 (A).
    メモリセルアレイ６１の各行Ｘ１−Ｘ１６から１つの読み出し単位のデータを読み出しエラーの有無を調べる（Ａ）。 - 特許庁
  • When a module is incorporated, the reference surface of the outside shape of the array is placed on the pedestal reference surface of the module to be incorporated and is positioned.
    モジュール組み込みの際は、アレイ外形の基準面が組み込むモジュール台座基準面に載置され、位置だしされる。 - 特許庁
  • The protector 15 includes an emboss 38 as a thermal expansion difference absorption section 37 for absorbing the thermal expansion difference from the array substrate.
    保護体15には、アレイ基板との熱膨張差を吸収する熱膨張差吸収部37としてエンボス38を設ける。 - 特許庁
  • To prevent the occurrence of failure by precisely detecting the deterioration of performance in respective physical disks constituting a disk array device.
    ディスクアレイ装置を構成する各物理ディスクの性能劣化を精度よく検出し、障害の発生を未然に防ぐこと。 - 特許庁
  • The polarizing plate 3 is bonded to an array substrate 7 via an adhesive layer G2 disposed on the under side of the film 14 for improving brightness.
    偏光板３を、輝度向上フィルム14の下側に設けた粘着層G2を介してアレイ基板７に接着する。 - 特許庁
  • The device and method are operated by an ultrasonic array mode by using the bubble-foamed liquid as a contact medium.
    泡立った液体を接触媒質として利用することにより、装置および方法は超音波配列モードで動作し得る。 - 特許庁
  • A controller controls access to the memory array space and accumulates operation performance data from each data storage device in a history log.
    コントローラは、メモリ・アレイ空間へのアクセスを制御し、履歴ログへ各データ記憶装置からの動作性能データを累積する。 - 特許庁
  • An ECC circuit 12A has an error correction function of N (N:natural number) bits for output data of a memory cell array 11.
    ＥＣＣ回路１２Ａは、メモリセルアレイ１１の出力データに対してＮ（Ｎは自然数）ビットのエラー訂正機能を有する。 - 特許庁
  • To obtain a focus detector constituted to restrain the influence of noise included in an output signal from an image sensor array.
    イメージセンサアレイからの出力信号に含まれるノイズの影響を抑えるようにした焦点検出装置を得る。 - 特許庁
  • SURFACE EMITTING LASER ELEMENT, SURFACE EMITTING LASER ARRAY, OPTICAL SCANNER, IMAGE FORMING APPARATUS, AND METHOD OF MANUFACTURING SURFACE EMITTING LASER ELEMENT
    面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法 - 特許庁
  • The light blocking body 44 is formed on the surface of the light transmitting body 42 at the opposite side of the collimating lens array 30.
    遮光体４４は、透光体４２のうち集束性レンズアレイ３０とは反対側の表面に形成される。 - 特許庁
  • Built-in antennas 1, 2, 3, 4 configuring an array antenna are arranged inside the cases 11, 12 of a mobile phone.
    携帯電話機において、アレーアンテナを構成する内蔵アンテナ１、２、３、４は筐体１１、１２内部に配置されている。 - 特許庁
  • A wireless apparatus 13 transmits a signal subjected to spread spectrum processing by a PN sequence in every direction via an array antenna 23.
    無線装置１３は、ＰＮ系列でスペクトル拡散した信号をアレーアンテナ２３を介して全方向に送信する。 - 特許庁
  • The correction circuits 3 and 3a are used in common by the two organic EL elements adjacent to each other in the same light emitter array.
    補正回路３、３ａは、同一の発光体アレイで隣接する２つの有機ＥＬ素子で共通に使用している。 - 特許庁
  • Both the ends of the array antennae 11-14 and 21-24 are connected by a pair of waveguides 31-34 and 41-44.
    アレーアンテナ１１〜１４，２１〜２４の両端部は１対の導波管３１〜３４，４１〜４４により接続されている。 - 特許庁
  • A buffer memory 6 buffers the compressed video data and sequentially records the data onto a hard disk array 20 depending on its own time slot.
    バッファメモリ６は、圧縮された映像データを保持した後、自身のタイムスロットで、ハードディスク・アレイ２０に順次記録する。 - 特許庁
  • The DP is operated as a control element for the array of the PEs, in a second operation mode, and executes a nonarray command.
    第２動作モードにおいて、ＤＰは、ＰＥのアレイに対する制御要素として動作し、非アレイ命令を実行する。 - 特許庁
  • The optical module 3 has a module substrate 34, a VCSEL array 32 and a driver IC 33, and a module cover 35.
    光モジュール３は、モジュール基板３４と、ＶＣＳＥＬアレイ３２およびドライバＩＣ３３と、モジュールカバー３５とを有する。 - 特許庁
  • To provide a nano structure-controlled nano array electrode and a high performance and efficient photoelectric conversion element using it.
    ナノ構造制御されたナノアレイ電極およびそれを用いた高性能で高効率な光電変換素子を提供する。 - 特許庁
  • OPTICAL VARIABLE ATTENUATOR, OPTICAL VARIABLE ATTENUATOR ARRAY, AND OPTICAL CIRCUIT USING THEM, AND METHOD OF CONTROLLING OPTICAL VARIABLE ATTENUATOR
    光可変減衰器、光可変減衰器アレイ及びそれらを用いた光回路及び光可変減衰器の制御方法 - 特許庁
  • In the data structure, each time stamp element is associated with a disk array or a data block in another storage device.
    そのデータ構造では、ディスクアレイまたは他の記憶装置中のデータブロックに各タイムスタンプ要素が関連付けられている。 - 特許庁
  • A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.
    メモリセルアレイ回路１１０のデュアルポートＤＲＡＭセルは２つのポートを有し、各ポートにビット線が接続されている。 - 特許庁
  • Consequently, the first circuit board 62 and the rod lens array 64 have nearly the same expansion characteristics and contraction characteristics.
    これにより、第１回路基板６２とロッドレンズアレイ６４との膨張特性や収縮特性が略同様の状態となる。 - 特許庁
  • A semiconductor laser array 1 of 5 mm in width is bonded on a base material 15 through the intermediary of a stress relaxing material 14.
    ベース材１５上に応力緩和材１４を介して接合された半導体レーザアレイ１の幅を５ｍｍにする。 - 特許庁
  • An electronic module 14 can be coupled to the array connector, and also inserted into or thrust in the cage 10.
    電子モジュール１４は、アレイ・コネクタに連結することに併せて、ケージ１０に挿入される又は差し込まれることができる。 - 特許庁
  • Subsequently a liquid crystal composition is sealed into the gap between the array substrate 10 and the counter substrate 12 through a liquid crystal injection port.
    その後、液晶注入口４４を通して、アレイ基板と対向基板との隙間に液晶組成物を封入する。 - 特許庁
  • To provide an imaged image in which an influence of the periodicity and the directional property of an imaging element array can be reduced with ease.
    撮像素子配列の周期性および方向性の影響を低減することが容易な撮像画像を提供する。 - 特許庁
  • The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.
    半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁
  • EVALUATION SYSTEM, LABEL EXISTENCE EVALUATION DEVICE, UNIT NOTATION EXISTENCE EVALUATION DEVICE, ARRAY TABLE EXTRACTION DEVICE, EVALUATION METHOD AND PROGRAM
    評価システム、ラベル有無評価装置、単位表記有無評価装置、配列表抽出装置、評価方法およびプログラム - 特許庁
  • The rod lens array 1 has a first surface facing the cover glass 7 and a second surface opposite to the first surface.
    ロッドレンズアレイ１は、カバーガラス７に対向する第１の面と、当該第１の面と反対の第２の面とを有している。 - 特許庁
  • The terminal section has a terminal pattern 216, formed by the same MoW layer as the capacity line of the TFT array section.
    この端子部は、ＴＦＴアレイ部の容量線と同じＭｏＷ層にて形成される端子パターン２１６を備える。 - 特許庁
  • Also, the polarizing directions are inclined at 45° to the array directions of the laser elements so that it is possible to suppress shading.
    また、偏光の方向をレーザ素子の配列方向に対して45°傾けることにより、シェーディングを抑制することができる。 - 特許庁
  • Pixels each of which is sandwiched between an upper electrode and a lower electrode are arranged in a matrix array to form a display region.
    上部電極と下部電極に挟持された画素がマトリクス状に形成されて表示領域を形成している。 - 特許庁
  • A transmission/reception element 4 constituting an array antenna device is constituted so that a transmission unit and a reception unit are integrally included.
    アレーアンテナ装置を構成する送受信エレメント４を、送信部と受信部とを一体に含むように構成する。 - 特許庁
  • To provide a phase calibration technique capable of easily and accurately calibrating phases of antenna elements of a phased array antenna.
    フェーズドアレイアンテナのアンテナ素子の位相を容易かつ正確に校正することができる位相校正技術を提供する。 - 特許庁
  • A three-dimensional stacked nonvolatile semiconductor memory comprises a memory cell array comprised of first and second blocks BK<i>, BK<i+1>.
    三次元積層不揮発性半導体メモリは、第一及び第二ブロックＢＫ＜ｉ＞，ＢＫ＜ｉ＋１＞から構成されるメモリセルアレイを備える。 - 特許庁
  • A positive-side external electrode 24 and a negative-side external electrode 25 are provided on an end face of a laminated piezoelectric device array 3.
    積層型圧電素子列３の一端面にプラス側外部電極２４及びマイナス側外部電極２５を設けた。 - 特許庁
  • The multi-domain vertical alignment liquid crystal panel is provided with an active element array substrate, a counter substrate and a liquid crystal layer.
    マルチドメイン垂直配向型液晶表示パネルは、能動素子アレイ基板と、対向基板と、液晶層を備える。 - 特許庁
  • and fills the array starting at argv with pointers to the substrings, and a final NULL, making a Unix-style argv vector.
    を調べ、argvから始まる配列をサブ文字列へのポインタで埋めていき、一番最後に NULL を入れて、Unix 流の argv ベクトルを作成する。 - JM
  • If you passed the kernel the line foo=3,4,5,6 then the kernel would search the bootsetups array to see if 'foo' was registered.
    例えばカーネルに foo=3,4,5,6 のようなパラメータを与えたとすると、カーネルは配列 bootsetups を調べて、 'foo' が登録されているか調べる。 - JM
  • The functions are initialized by placing the initial value of Xi into the array before calling the function for the first time.
    これらの関数は、はじめてそれらの関数を呼ぶ前に Xi の初期値を配列に代入することで初期化される。 - JM
  • envp is an array of strings, conventionally of the form key=value, which are passed as environment to the new program.
    envp は文字列の配列であり、伝統的に key=value の形式をしており、新しいプログラムの環境変数として渡される。 - JM
  • The compression uses an array of pointers dnptrs to previously compressed names in the current message.
    圧縮にはポインター配列 dnptrs を用いる。 これらのポインターは、現在のメッセージの中にある以前に圧縮された名前を指す。 - JM
  • function formats the specified amounts according to the format specification format and places the result in the character array s of size max.
    関数は、指定された数量をformatで指定されたフォーマットにしたがって整形し、結果をサイズmaxの文字配列sに書きこむ。 - JM
  • For this simple application, you create a PHP class called ComposerData that retains composer data using an array.
    この簡単なアプリケーションでは、ComposerData という PHP クラスを作成します。 このクラスで配列を使用して作曲家のデータを保持します。 - NetBeans
  • Arrays of polypeptides are generated by translation of nucleic acid sequences encoding the polypeptides at a plurality of addresses on the array.
    アレイ上の複数のアドレスでポリペプチドをコードした核酸配列を翻訳することによってポリペプチドのアレイを構築する。 - 特許庁
  • After an array substrate and a counter substrate are stuck to each other, hydrogen ion 31 implantation is performed into respective insides of glass substrates 1, 21.
    アレイ基板と対向基板とを貼り合わせ後に、ガラス基板１、２１の各内部に水素イオン３１をイオン注入する。 - 特許庁
  • An integrated circuit includes an array of the respective memory cells and the respectively doped semiconductor lines 202, formed in a semiconductor substrate.
    集積回路は、各メモリセルのアレイと半導体基板内に形成されたドープされた各半導体ライン２０２とを含む。 - 特許庁
＜前へ 1 2 .... 285 286 287 288 289 290 291 292 293 .... 629 630 次へ＞

例文データの著作権について