「Asynchronous Design」を含む例文一覧(26)
- ASYNCHRONOUS CIRCUIT DESIGN TOOL AND COMPUTER PROGRAM
非同期回路設計ツール及びコンピュータプログラム - 特許庁 - DESIGN METHOD OF ASYNCHRONOUS CIRCUIT USING OPERATOR GROUP
演算子群を用いた非同期回路の設計方法 - 特許庁 - ASYNCHRONOUS BTL DESIGN FOR CLASS-D AUDIO AMPLIFIER
Ｄクラスオーディオ増幅器の非同期性ＢＴＬ設計 - 特許庁 - To provide a programmable logic block available for an asynchronous circuit design.
非同期回路設計に使用可能なプログラマブルロジックブロックの提供。 - 特許庁 - Thus, convenience, accuracy and performance in the asynchronous circuit design are improved so as to achieve quick design and verification of the asynchronous circuit.
こうして、非同期回路設計の便利性、正確さ、及び性能を増し、非同期回路の急速設計、検証の目的を達成する。 - 特許庁 - To provide asynchronous BTL design for a class-D audio amplifier.
Ｄクラスオーディオ増幅器の非同期性ＢＴＬ設計を提供する。 - 特許庁 - CELLULAR AUTOMATON, DESIGN METHOD FOR ASYNCHRONOUS CIRCUIT USING IT, AND COMPUTER
セルラオートマトン、これを用いた非同期回路の設計方法、及びコンピュータ。 - 特許庁 - The asynchronous circuit design tool includes a translator provided with a conversion means which converts codes described in an asynchronous circuit design language, where primitives allowing communication between asynchronous processes are added to the hardware description language for synchronous circuit design, to the hardware description language for synchronous circuit design.
非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁 - An asynchronous path is detected based on design data, and on the asynchronous path, an external control synchronizer 10 and a control circuit 15 are arranged.
設計データに基づき、非同期パスが検出され、非同期パス上に外部制御シンクロナイザ１０と、制御回路１５とが配置される。 - 特許庁 - The asynchronous circuit design tools include a translator provided with a transformation means for transforming a code written in an asynchronous circuit design language, which is based on a standard HDL and includes minimal primitives for allowing the communications between asynchronous processes, into a code written in a standard HDL, which is for synchronous circuit design.
非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁 - To propose an asynchronous adder providing asynchronous design using Dual-rail Encoding even in a data path part including not only a control part but also an ALU.
制御部のみならずＡＬＵを含むデータパス部においても、Dual-rail Encodingを用いた非同期設計を可能にできる非同期加算器を提案することを課題とする。 - 特許庁 - To provide an asynchronous circuit design tool with which an engineer accustomed to a hardware description language for synchronous circuit design widely spreading in the industrial field designs an asynchronous circuit relatively easily.
産業界に広く普及している同期回路設計のハードウエア記述言語に習熟している技術者が比較的容易に非同期回路設計を行うための非同期回路設計ツールを提供する。 - 特許庁 - To suppress decrease in design efficiency, increase in circuit scale and power consumption, in the design of an asynchronous substitution functional circuit.
非同期置換型機能回路の設計において設計効率の低下、回路規模の増大、消費電力の増大を抑えることを課題とする。 - 特許庁 - After a programmable setup, the logic block not only has the processing function of the common devices but also communicates using an asynchronous protocol so as to design an asynchronous device.
プログラミングの方式で、ロジックブロックに一般のデバイス処理の機能を具備させるのみならず、非同期プロトコルコミュニケーションを利用し、非同期デバイス設計の目的を達成する。 - 特許庁 - To provide a semiconductor design device capable of easily designing a semiconductor device including an asynchronous data path by a simple way, and the semiconductor device including the asynchronous data path.
簡易かつ容易に、非同期データパスを含む半導体装置を設計することができる半導体設計装置、および、非同期データパスを含む半導体装置を提供する。 - 特許庁 - Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits.
非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。 - 特許庁 - To provide the asynchronous circuit of which a clock generator is not required, which is suitable for the asynchronous circuit with low-power consumption and which is easy to achieve hazard countermeasures and estimation of delays, and which is simple to design.
クロックジェネレータ不要で消費電力が小さい非同期回路に好適であって、ハザード対策及び遅延の見積もりが容易で設計が簡単な非同期回路を提供することを目的としている。 - 特許庁 - To solve the following problem: in data transfer by an asynchronous clock, due to a metastable countermeasure, latency is increased as compared to a synchronous design, so that data transfer performance deteriorates.
非同期クロックによるデータ転送では、メタステーブル対策のため、同期設計に比べレイテンシが増加し、データ転送性能が劣化する。 - 特許庁 - To provide a symmetric asynchronous interface circuit for speeding up the processing, minimizing the overhead time, expanding the versatility of design, and preventing a malfunction.
処理を高速化し、オーバヘッド時間を最小化し、設計の汎用性を拡大し、誤動作を防止する対称型非同期インタフェース回路を提供する。 - 特許庁 - To propose an asynchronous processor in which labor for verifying the processor design at each operating point can be omitted, and movement between operating points is performed safely.
プロセッサの各動作点での設計検証の手間を省略するとともに、動作点間の移動を安全に行うことのできる非同期プロセッサを提案する。 - 特許庁 - To provide a synchronous circuit capable of designing a circuit by using design environment of the synchronous circuit and reducing power consumption like an asynchronous circuit, and to provide its design method.
同期式回路の設計環境を使用して回路設計を行うことができ、なおかつ非同期式回路のように低消費電力を実現することができる同期式回路およびその設計方法を提供する。 - 特許庁 - In asynchronous BTL design for a class-D audio amplifier of the present invention, two independent signal routes are adopted and each of the signal routes comprises a PWM modulator, a pre-driver, and a power MOS circuit.
本発明のＤクラスオーディオ増幅器の非同期性ＢＴＬ設計は、二つの独立した信号ルートを採取し、それぞれ、ＰＷＭ変調器、プレドライバ、及び、パワーＭＯＳ回路、からなる。 - 特許庁 - A storage element inside a sequential circuit is identified to circuit design data including a sequential circuit reset by an asynchronous reset signal and a sequential circuit not reset by the asynchronous reset signal in a process 8, and a flag circuit showing whether the storage element holds effective data or not is added to each storage element in a process 11 and a process 12.
非同期リセット信号でリセットされる順序回路と非同期リセット信号ではリセットされない順序回路とを含む回路設計データに対して、工程８で順序回路中の記憶素子を識別し、工程１１および工程１２で前記記憶素子が有効なデータを保持しているか否かを示すフラグ回路をそれぞれの記憶素子に対して付加する。 - 特許庁 - To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.
論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁 - To provide an imaging apparatus in which an optimal Rate can be determined reasonably without predetermining a data transfer Rate at the asynchronous interface of different RIP and ECU at the time point of design.
ＲＩＰおよびＥＣＵの異なったブロックの非同期インターフェースにおけるデータ転送Ｒａｔｅを設計時点で予め取り決めを行うこと無しに、リーズナブルに最適なＲａｔｅを決めることができる画像形成装置を提供すること。 - 特許庁 - The asynchronous processor core (11) dispenses with a global clock and operates under autonomous or heteronomous distributed control of minimum functional circuits, so that it is not necessary to perform timing design and operation verification at any operating points on the assumption of delay under the worst conditions of all elements and wiring.
非同期プロセッサ・コア（１１）はグローバル・クロックを不要とし、最小機能回路の自律的又は他律的な分散制御で動作するため、全ての素子と配線における最悪条件下のディレイを前提にした全動作点におけるタイミング設計と動作検証を行う必要がない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
