CONTAINER FOR BLOOD SUGAR LEVEL TEST CHIP 血糖値検査チップ用容器 - 特許庁
CHIP-LEVEL PACKAGE OF LIGHT EMITTING DIODE 発光ダイオードのチップレベルパッケージ - 特許庁
When the update chiplevel signal and an old sync chiplevel signal are inputted and the sync chiplevel is lower than the pedestal level, the update chiplevel signal is outputted to a selector; and when the chiplevel is higher, the old sync chiplevel is outputted to the same. セレクタには、更新チップレベル信号と旧シンクチップレベル信号が入力されシンクチップレベルがペデスタルレベルより低い場合は、更新チップレベル信号、高い場合は旧シンクチップレベル信号を出力する。 - 特許庁
RECEIVER HAVING CHIP-LEVEL EQUALIZATION チップ・レベルの等化を有する受信機 - 特許庁
LEVEL DETECTING ELECTRODE CHIP FOR ELECTRODE TYPE LEVEL GAUGE 電極式液面計用液面検出電極チップ - 特許庁
METHOD FOR MANUFACTURING WAFER LEVELCHIP SIZE PACKAGE ウエハレベルチップサイズパッケージの製造方法 - 特許庁
The synchronization determination level setting part 40 is provided with a sync chiplevel detection circuit, a comparison circuit, a chiplevel selection circuit, a sync chiplevel holding part, and an adder. 同期判定レベル設定部は、シンクチップレベル検出回路、比較回路、チップレベル選択回路、シンクチップレベル保持部及び加算器を備える。 - 特許庁
MANUFACTURING METHOD OF WAFER LEVELCHIP SCALE PACKAGE ウェハーレベルチップスケールパッケージの製造方法 - 特許庁
The sync chiplevel detection circuit outputs an update chiplevel signal in a fixed cycle. シンクチップレベル検出回路は、一定の周期で更新チップレベル信号を出力する。 - 特許庁
At the cell level and then in organs on a chip そして器官レベルでチップに記述して - 映画・海外ドラマ英語字幕翻訳辞書
Design for DES Key Search Array Chip-Level Specification
DES 鍵探索アレイの設計:チップレベルの仕様 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
A wafer levelchip scale package includes a semiconductor chip 410 having multiple edge pads. 複数のエッジパッドが備えられた半導体チップ410を含む。 - 特許庁
vi 3. Design for DES Key Search Array Chip-Level Specification ..3-1
3. DES 鍵探索アレイの設計:チップレベルの仕様 ..3-1 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
A sink chiplevel is detected from luminance signals by a minimal level detector 5, and a pedestal level is detected from a pedestal level detector 6 to output these level signals, respectively. 輝度信号からミニマムレベル検出器5によりシンクチップレベルを、ペデスタルレベル検出器6によりペデスタルレベルを検出し、出力する。 - 特許庁
MANUFACTURING TOOL AND CHIP ARRANGEMENT METHOD OF WAFER LEVEL PACKAGE, ウエハレベルパッケージの製造ツール及びチップ配置方法 - 特許庁
WAFER LEVELCHIP SCALE PACKAGE AND METHOD OF FABRICATING THE SAME ウェハレベルチップスケールパッケージおよびそれを製造する方法 - 特許庁
FULLY ON-CHIP WAFER LEVEL BURN-IN TEST CIRCUIT AND METHOD THEREOF フ—リオンチップ・ウェハレベル・バ—ンインテスト回路及びその方法 - 特許庁
CHIPLEVEL ELECTROMAGNETIC (EMI) SHIELD STRUCTURE, AND METHOD OF MANUFACTURING THE SAME チップレベル電磁(EMI)シールド構造及び製造方法 - 特許庁
To provide a chip-level package structure of a light emitting diode. 発光ダイオードのチップレベルパッケージ構造を提供する。 - 特許庁
To provide a three-dimensional multichip package containing a chip selection pad formed at a chiplevel. チップレベルで形成されたチップ選択用パッドを含む3次元マルチチップパッケージを提供する。 - 特許庁
In response to a chip selection signal of "L" level, a device chip #1 is driven to a selection state. 「L」レベルのチップ選択信号に応じて、デバイスD#1は選択状態に駆動される。 - 特許庁
WAFER LEVELCHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING SAME イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁
SEMICONDUCTOR ELEMENT AND WAFER LEVELCHIP SIZE PACKAGE HAVING IT 半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ - 特許庁
Furthermore, horizontal level of the island 2 and chip 1 can be maintained also. また、アイランド2と半導体チップ1の水平も維持できる。 - 特許庁
WAFER LEVELCHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING THE SAME イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁
METHOD FOR MANUFACTURING WAFER-LEVEL CHIP SCALE PACKAGE USING REDISTRIBUTION LINE SUBSTRATE 再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 - 特許庁
To provide a marking method and device, which can be applied to the traceabilty of a chiplevel in marking the chip ID of a semiconductor chip. 半導体チップのチップIDのマーキングにおいて、チップレベルのトレーサビリティーに適用できるマーキング方法及び装置を提供する。 - 特許庁
To easily attach a sensor chip to sense a liquid level to a liquid cartridge. 液面を検知するセンサーチップを液体カートリッジに容易に取り付ける。 - 特許庁
WAFER LEVELCHIP SIZE PACKAGE FOR IMAGE SENSOR MODULE AND METHOD OF MANUFACTURING SAME イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 - 特許庁
This bus may well communicate with the off-chip bus through a second level cache, ...
このバスは2次キャッシュを通してオフチップバスとよく通信できようし、... - コンピューター用語辞典
The adder adds an inputted sync threshold and sync chiplevel, to generate a synchronization determination level signal. 加算器は入力されたシンクスレッショルドとシンクチップレベルを加算して同期判定レベル信号を生成する。 - 特許庁
To enable easily performing chip inspection/sorting or handling based on a luminance level in the wafer level of an LED chip, in the semiconductor light-emitting device of a face-down structure in which the LED chip is flip-chip mounted on a substrate. LEDチップを基板へフリップチップ実装しているフェイスダウン構造の半導体発光装置において、LEDチップのウエハレベルでの輝度レベルによるチップ検査/選別やハンドリングを容易に行えるようにする。 - 特許庁
As shown in Figure (b), a bare chip 53 is directly packaged on a digital amplifier substrate 55 using a WL-Chip Scale Package (Wafer LevelChip Size Package), and a peripheral circuit component 54 of the bare chip 53 is packaged, and the contact terminal 57 is attached at a speaker connecting terminal. 図(b)に示すように、ベアチップ53がディジタルアンプ回路基板55の上にWL−CSP(Wafer Level Chip Size Package)によって直接実装され、ベアチップ53の周辺回路部品54が実装され、接触端子57がスピーカ接続端子に取り付けられる。 - 特許庁
A semiconductor chip LSCHP1 for a first level shifter and a semiconductor chip LSCHP2 for a second level shifter are arranged on sides of a semiconductor chip AFECHP for AFE by being deflected. 第1レベルシフタ用半導体チップLSCHP1と、第2レベルシフタ用半導体チップLSCHP2は、AFE用半導体チップAFECHPの対向する辺に偏って配置されている。 - 特許庁
METHOD AND SYSTEM FOR MEASURING AND CONTROLLING DIGESTER OR IMPREGNATION VESSEL CHIPLEVEL BY MEANS OF MEASURING CHIP PRESSURE チップ圧の測定による、蒸解容器または含浸容器のチップレベルの測定及び制御のための方法及びシステム - 特許庁
To provide a towerpost method of automatically arranging semiconductor chip concerning a semiconductor device of wafer levelchip size package, or W-CSP structure. W−CSP構造の半導体装置に係る半導体チップのタワーポスト自動配置方法を提供する。 - 特許庁
A communication line ML is connected to a first chip 71 and a second chip 72, and held in a first signal level. 通信線MLは、第1のチップ71と第2のチップ72に接続され、第1信号レベルに保持されている。 - 特許庁
The lead frame abutment surface 3 surrounds the chip mounting surface 2 and is higher in positional level than the chip mounting surface 2. リードフレーム当接面3はチップ搭載面2を取り囲み、かつ、チップ搭載面2より高さ位置が上にある。 - 特許庁
LEVEL SHIFTER, SYSTEM-ON-CHIP INCLUDING THE SAME, AND MULTIMEDIA DEVICE INCLUDING THE SAME レベル変換器、それを含むシステムオンチップ、及びそれを含むマルチメディア装置 - 特許庁
The image reading apparatus reads an original, subtracts a level S1av from a pixel signal corresponding to a first chip, subtracts a level S2av from a pixel signal corresponding to a second chip, and subtracts a level SNav from a pixel signal corresponding to an N-th chip to generate true image data. 原稿を読み取り、チップ1番目に対応する画素からはS1avをチップ2番目に対応する画素信号からはS2av・・チップN番目に対応する画素信号からはSNavを引いて真の画データを生成する。 - 特許庁
MANUFACTURING METHOD FOR WAFER LEVEL CHIP-SIZE PACKAGE, AND MOLDING EQUIPMENT USED FOR THE SAME ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 - 特許庁
WAFER-LEVEL CHIP SIZE PACKAGE AND FORMATION MATERIAL FOR SEALING FOR THE SAME ウエハレベルチップサイズパッケージ用の封止用成形材料及びウエハレベルチップサイズパッケージ - 特許庁