「CHIP SIZE PACKAGE」を含む例文一覧(326)
1 2 3 4 5 6 7 次へ＞- CHIP SIZE PACKAGE
チップサイズパッケージ - 特許庁 - MANUFACTURE OF CHIP-SIZE PACKAGE
チップサイズパッケージの製造方法 - 特許庁 - CHIP-SIZE PACKAGE SEMICONDUCTOR DEVICE
チップサイズパッケージ半導体装置 - 特許庁 - CHIP SIZE PACKAGE BOARD FOR INSPECTION
検査用チップサイズパッケージ基板 - 特許庁 - METHOD OF MANUFACTURING CHIP-SIZE PACKAGE
チップサイズパッケージの製造方法 - 特許庁 - MANUFACTURING METHOD OF CHIP SIZE PACKAGE
チップサイズパッケージの製造方法 - 特許庁 - CHIP-SIZE PACKAGE OF SEMICONDUCTOR DEVICE
半導体素子のチップサイズパッケージ - 特許庁 - CHIP SIZE PACKAGE AND SEMICONDUCTOR APPARATUS
チップサイズパッケージ及び半導体装置 - 特許庁 - CHIP-SIZE PACKAGE AND ITS MANUFACTURE
チップサイズパッケージ及びその製造方法 - 特許庁 - CHIP-SIZE PACKAGE AND MANUFACTURE THEREOF
チップサイズパッケ—ジ及びその製造方法 - 特許庁 - MANUFACTURE OF TAPE TYPE CHIP-SIZE PACKAGE
テープ形チップサイズパッケージの製造方法 - 特許庁 - CHIP-SIZE PACKAGE AND MANUFACTURING METHOD THEREOF
チップサイズパッケージおよびその製造方法 - 特許庁 - METHOD FOR MANUFACTURING WAFER LEVEL CHIP SIZE PACKAGE
ウエハレベルチップサイズパッケージの製造方法 - 特許庁 - CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD
チップサイズパッケージおよびその製造方法 - 特許庁 - CHIP-SIZE PACKAGE AND METHOD OF MANUFACTURING THE SAME
チップサイズパッケージおよびその製造方法 - 特許庁 - CHIP-SIZE PACKAGE AND ITS MANUFACTURE
チップ・サイズ・パッケージおよびその製造方法 - 特許庁 - CHIP SIZE STACK PACKAGE AND MANUFACTURE THEREFOR
チップサイズスタックパッケージ及びその製造方法 - 特許庁 - WAFER LEVEL PACKAGE, CHIP SIZE PACKAGE DEVICE, AND METHOD OF MANUFACTURING WAFER LEVEL PACKAGE
ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 - 特許庁 - CHIP SIZE PACKAGE TYPE PACKAGE FOR SEMICONDUCTOR AND ITS MANUFACTURING METHOD
半導体用ＣＳＰ型パッケージ及びその製造方法 - 特許庁 - To improve reliability of a chip-size package.
チップサイズパッケージの信頼性を向上させる。 - 特許庁 - To improve the reliability on a chip-size package.
チップサイズパッケージの信頼性を向上させる。 - 特許庁 - CHIP SIZE PACKAGE AND METHOD FOR RESIN-SEALING IT
チップサイズパッケージ及びその樹脂封止方法 - 特許庁 - To enhance reliability of a chip size package.
チップサイズパッケージの信頼性を向上させる。 - 特許庁 - CHIP SIZE PACKAGE(CSP) AND MANUFACTURE THEREOF
チップサイズ・パッケージ（ＣＳＰ）及びその作製方法 - 特許庁 - APPARATUS AND METHOD FOR SINGULARIZING CHIP SIZE PACKAGE
チップサイズパッケージのシンギュロライジング装置及び方法 - 特許庁 - WAFER LEVEL CHIP-SIZE PACKAGE AND MANUFACTURING METHOD THEREOF
ウエハレベルチップサイズパッケージ及びその製造方法 - 特許庁 - REARRANGED CHIP SIZE PACKAGE AND METHOD OF MANUFACTURE
再配置チップサイズパッケージ及びその製造方法 - 特許庁 - MULTILAYERED CERAMIC CHIP-SIZE PACKAGE AND ITS MANUFACTURE
多層セラミックチップサイズパッケージ及びその製造方法 - 特許庁 - STRUCTURE OF CHIP-SIZE PACKAGE AND METHOD OF FORMING THEREOF
チップサイズパッケージの構造、及びその形成方法 - 特許庁 - WAFER LEVEL CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD
ウエハーレベル・チップサイズ・パッケージおよびその製造方法 - 特許庁 - CHIP-SIZE PACKAGE AND METHOD FOR MANUFACTURING IT
チップサイズパッケージおよびチップサイズパッケージの製造方法 - 特許庁 - To form a seal ring without increasing a chip-size package in size.
チップサイズパッケージのサイズを大きくすることなくシールリングを形成する。 - 特許庁 - CHIP SIZE STACK PACKAGE AND MANUFACTURE THEREFOR
チップサイズスタックパッケージ及びメモリモジュールとその製造方法 - 特許庁 - SEMICONDUCTOR DEVICE AND METHOD FOR SEALING CHIP-SIZE PACKAGE
半導体装置およびチップサイズパッケージの封止方法 - 特許庁 - To provide an apparatus and method for singularizing chip size package to improve working efficiency of singularizing of chip size package.
チップサイズパッケージのシンギュロライジング作業効率を高めることができるシンギュロライジング装置及び方法を提供する。 - 特許庁 - To minimize an area of a chip size package having balls.
ボールを有するチップサイズパッケージの面積を最小にする。 - 特許庁 - To remove factors that increase the semiconductor chip size in a CSP (Chip Size Package) type semiconductor device which adopts POE (Pad On Element) technique and staggered electrode pad arrangement.
ＰＯＥ（Pad On Element）技術と千鳥状の電極パッド配列とを採用したＣＳＰ（Chip Size Package）型の半導体装置において、半導体チップのサイズ増大要因をなくす。 - 特許庁 - To reduce the package size of an IC(integrated circuit) having a chip size package.
チップ・サイズ・パッケージを有するＩＣ（集積回路）装置において、パッケージサイズの縮小を可能にする。 - 特許庁 - The first intermediate wiring 11 and the first CSP 13 (chip size package) are provided on the upper surface of a lower CSP 1.
下部ＣＳＰ(chip size package)１の上面には第１の中継配線１１および第１のＣＳＰ１３が設けられている。 - 特許庁 - SEMICONDUCTOR ELEMENT AND WAFER LEVEL CHIP SIZE PACKAGE HAVING IT
半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ - 特許庁 - CHIP SIZE PACKAGE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
チップ・サイズ・パッケージの半導体装置、およびその製造方法 - 特許庁 - RESIN SEALING METHOD FOR CHIP SIZE PACKAGE AND RESIN SEALING DEVICE
チップサイズパッケージの樹脂封止方法及び樹脂封止装置 - 特許庁 - To provide a multi-chip package capable of overcoming limitation in the size and shape of a semiconductor chip in embodying the multi-chip package.
マルチチップパッケージ具現における半導体チップのサイズと形態の制約を克服できるマルチチップパッケージを提供する。 - 特許庁 - To reduce the IC chip size and package size of a tuner for FM data broadcasting.
ＦＭデータ放送用チューナのＩＣチップサイズやパッケージサイズの小型化を図る。 - 特許庁 - CHIP-SIZE PACKAGE INTERPOSER, ITS MANUFACTURE AND INTERMEDIATE MEMBER
チップサイズパッケージ用インターポーザ及びその製造方法と中間部材 - 特許庁 - To enhance reliability at mounting of a chip size package.
チップサイズパッケージの実装時における信頼性を向上させる。 - 特許庁 - To improve reliability when a chip-size package is mounted.
チップサイズパッケージの実装時における信頼性を向上させる。 - 特許庁 - SEMICONDUCTOR ELEMENT AND WIRE-BONDING CHIP SIZE PACKAGE EQUIPPED THEREWITH
半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ - 特許庁 - To make the size of a chip size package mounting body equal to a chip size without degrading reliability of the mounting body and, at the same time, to suppress the manufacturing cost of the mounting body.
チップ・サイズ・パッケージ実装体の信頼性を維持し、サイズをチップサイズと同一とし、かつ製造コストも抑える。 - 特許庁 - The semiconductor chip includes a CSP (chip size package), an FC (flip chip) or a BGA (ball grid array) semiconductor chip.
半導体チップとしてはＣＳＰ（チップサイズパッケージ）、ＦＣ（フリップチップ）もしくはＢＧＡ（ボールグリッドアレイ）半導体チップが挙げられる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
