「CML」を含む例文一覧(70)
＜前へ 1 2- When the handset is not hooked off even a lapse of a fixed time, a CML relay 41 is closed, and a MODEM relay 40 is thrown to the position of the line 2 resulting in executing facsimile reception processing.
そして、一定時間が経過しても付属電話がオフフックされない場合、ＣＭＬリレー４１がオンするとともに、モデムリレー４０が回線２側に切り換えられ、ファクス受信処理が行われる。 - 特許庁 - A transmission side circuit part of the interface circuit 100 transmits, at test time, a repeating signal 111 of a fixed amplitude to a transmission path 123 via an output buffer circuit 117 comprising a CML circuit.
インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。 - 特許庁 - Then, in a voltage control circuit 119 on the transmission side circuit part 101 side, the amplitude is set to perform small consumption power by appropriately controlling constant current value of the CML circuit.
そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。 - 特許庁 - When it is judged that the color transmission is invalid as the result, the color selection is made invalid, and prescribed display is operated, the CML is turned on, and calling to the destination is performed (S20 →...→S26), and picture data are transmitted in a binary mode.
その結果、カラー送信が不可能な場合はカラー選択を無効とし、所定の表示を行った後、ＣＭＬをオンし、次宛先に発呼し（Ｓ２０→…→Ｓ２６）、二値モードで画像データを送信する。 - 特許庁 - Thereafter, when the PS plate 30 transfers on to the CR conveyor 36 and a sensor Sl detects a rear end of the PS plate 30, the CR conveyor 36 is accelerated and its speed comes to be the same conveying speed as a decelerated CMl conveyor 38.
次に、ＰＳ版３０がＣＲコンベア３６に乗り移り、センサＳ１がＰＳ版３０の後端を検出すると、ＣＲコンベア３６は加速され、減速されたＣＭ１コンベア３８と同じ搬送速度になる。 - 特許庁 - An analogue charge amplifier 58 is constituted by integrated bipolar technique and the reader circuit 48 of the amplifier is embodied by a BICMOS process being a system of digital technique, preferably, current mode logic(CML) technique.
本発明では、アナログ電荷増幅器５８が、集積バイポーラ技術で構成され、増幅器の読出し回路４８はデジタル技術、好適には電流モード論理（ＣＭＬ）技術の形式であるＢＩＣＭＯＳプロセスで具現化される。 - 特許庁 - Next, it is decided whether or not a reception completion signal is detected and, when the reception completion signal is detected (S203; Y), the CML switch is turned off, and the line and the external telephone are disconnected (S204).
次に、受信完了信号が検出されたか否かを判断し、受信完了信号が検出された場合（Ｓ２０３；Ｙ）、ＣＭＬスイッチをＯＦＦ状態にして回線と外付け電話とを切断する（Ｓ２０４）。 - 特許庁 - To obtain a transmission signal correction circuit capable of correcting the amplitude deterioration of a transmission waveform and a fluctuation of a transmission time determined by depending upon a data sequence regardless a CML circuit or a CMOS circuit in output circuit form.
出力回路形式がＣＭＬ回路であるかＣＭＯＳ回路であるかを問わず、データ系列に依存して決まる伝送波形の振幅劣化と伝送時間の変動とが補正できる伝送信号補正回路を得ること。 - 特許庁 - To provide an output signal driver, in concrete, a differential signal driver which performs waveform operation, i.e, has an emphasis function, more in concrete, a differential signal driver which is suitable to current mode logic, and a CML application.
本発明は出力信号ドライバに関し、より具体的には波形操作、すなわちエンファシス機能を有する差動信号ドライバに関し、さらに具体的には電流モード論理、ＣＭＬアプリケーションに適した差動信号ドライバを提供する。 - 特許庁 - In the setting of relay for detecting incorrect connection, a CML relay 16 is switched in the direction of a modem 39, a DPS relay 15 is switched in the direction of a DP call circuit 21, and a DP switch 21A is set at CLOSE position.
誤接続検出用のリレー設定では、ＣＭＬリレー１６がモデム部３９の方向に切り換えられ、ＤＰＳリレー１５はＤＰ発呼回路２１の方向に切り換えられ、ＤＰスイッチ２１ＡはＣＬＯＳＥとされる。 - 特許庁 - To provide a semiconductor memory device capable of maintaining a consuming current amount to be always minimum independently of the operation mode by multiplexing a route to which a clock swinging at a CML level is transmitted, in the semiconductor memory device.
半導体メモリ装置においてＣＭＬレベルでスイングするクロックが伝送される経路を多重化することによって、動作モードに関わらず消費する電流量を常に最小に維持することのできる半導体メモリ装置を提供する。 - 特許庁 - After a memory circuit is initialized, the display of an operating part is cleared, and the CML of an NCU is turned off, and information corresponding to a ring type multi-address transmission number including color transmission information is registered, and the telephone number of its own equipment is registered in the memory circuit (S14).
メモリ回路を初期化した後、操作部の表示をクリアし、ＮＣＵのＣＭＬをオフし、さらにカラー伝送情報を含むリング型同報送信ナンバーに対応した情報を登録し、次いでメモリ回路に自機の電話番号を登録する（Ｓ１４）。 - 特許庁 - A transistor to which complemetary input voltages AF, AT and BF, BT from a front-end cell are input and which constitutes the logic circuit is constituted of the HEMT which is operated in the range of the subthreshold, the current mode logic is constituted, and a subthreshold HEMT CML(SHCML) device is formed.
前端セルからの相補的な入力ＡＦ、ＡＴ及びＢＦ、ＢＴが印加され、論理回路を構成するトランジスタは、サブスレショルドの範囲で動作する高電子移動度トランジスタ（ＨＥＭＴ）で構成され、かつカレントモード論理を構成し、サブスレショルドのＨＥＭＴ ＣＭＬ（ＳＨＣＭＬ）を形成する。 - 特許庁 - Then, in a case when transmission reservation (including immediate transmission) or polling reservation is set, when the job of transmission reservation or that of polling reservation reaches a transmission date or a calling date, the line L is opened temporarily by the CML relay to call to an opposite party.
そして、送信予約（即時送信を含む）やポーリング予約が設定された場合において、送信予約のジョブ又はポーリング予約のジョブが送信日時又は発呼日時に達すると、ＣＭＬリレーにより電話回線Ｌを一旦開放して相手先に発呼を行っている。 - 特許庁 - To provide a process for determining whether a patient having a disease treated through imatinib administration such as CML (Current Model Logic) is sensitive to imatinib, i.e. to predict whether the administration of the patient with the imatinib is effective for treating the disease.
イマニチブの投与により治療を行うＣＭＬのような疾病にある患者が罹患している場合に、当該患者がイマニチブに対して感受性を有するか否かを判定する、すなわち、当該患者に対してイマニチブを投与することがその疾病の治療に有効か否かを予測する方法を提供すること。 - 特許庁 - The present invention provides a method for determining whether dasatinib is effective to a CML patient having gene abnormality known as Philadelphia chromosome or not and provides a composition combinedly used with dasatinib useful for treatment of such patient and provides a method for screening medicines, used for the composition and provides a cell useful for the above method.
フィラデルフィア染色体として知られる遺伝子異常を有する白血病患者にダサチニブが有効かどうかを判定する方法、そのような患者の処置に有用なダサニチブ併用組成物、その組成物に用いられる薬剤のスクリーニング方法およびその方法に有用な細胞を提供する。 - 特許庁 - An emitter output terminal of an emitter-follower output circuit, connected to the output of an ECL differential amplifier 104 driven by a differential input signal and a collector terminal of a CML differential output circuit driven by the differential input signal are connected to a common terminal, from which the output signal is outputted.
差動入力信号により駆動されるＥＣＬ差動増幅器１０４の出力に接続されたエミッタフォロア出力回路のエミッタ出力端子と、前記差動入力信号により駆動されるＣＭＬ差動出力回路のコレクタ端子とを共通の端子に接続し、この共通端子から信号出力する。 - 特許庁 - A CML-to-CMOS converter circuit includes: the limiting differential amplifier 214; a low-pass filter for generating a measurement of the duty cycle of the single ended clock signal; and a second differential amplifier for (i) comparing the measurement value with a reference voltage and (ii) generating a differential bias current signal in response to the comparison.
ＣＭＬ−ＣＭＯＳ変換器回路は、制限差動増幅器２１４と、シングルエンドクロック信号のデューティサイクルの測定値を発生するための低域フィルタと、（ｉ）測定値を基準電圧と比較し、（ｉｉ）比較に応じて差動バイアス電流信号を発生するための第２の差動増幅器とを含む。 - 特許庁 - To provide a ring oscillator capable of generating CML level clock signals, which is oscillated by a plurality of buffers having a cross-coupled structure, and to provide a multi-phase clock correction circuit capable of generating a multi-phase clock signal with a desired frequency and predetermined phase differences by correcting reference phase clock signals.
クロスカップル構造を有する複数のバッファを備えて発振し、ＣＭＬレベルのクロック信号を生成することのできるリング発振器を提供し、また、基準位相クロック信号を補正して希望の周波数、及び互いに予め定められた位相差を有するマルチ位相クロック信号を生成することのできるマルチ位相クロック補正回路を提供する。 - 特許庁 - Output Vrep of the replica circuit is compared with a reference voltage Vref by a comparator 21, and a feedback loop is constituted for supplying comparison output Vcs to a gate common connecting point of the transistors T4 and T3, such that stabilization in the output of the CML circuit 1 is attained but resonance may occur in the feedback loop in accordance with a frequency of noise.
このレプリカ回路の出力Ｖrep と基準電圧Ｖref とを比較器２１で比較してこの比較出力ＶcsをトランジスタＴ４とＴ３のゲート共通接続点へ供給する帰還ループを構成することにより、ＣＭＬ回路１の出力の安定化を図るものであるが、ノイズの周波数によっては、帰還ループで共振が発生してしまう。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
