「Complex programmable logic device」を含む例文一覧(9)
- Another promising form of programmable hardware is the Complex Programmable Logic Device (CPLD).
別の有望なプログラマブル・ハードウェアは、複合プログラマブル・論理デバイス（Complex Programmable Logic Device, CPLD) である。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - COMPLEX PROGRAMMABLE LOGIC DEVICE, AND CONFIGURATION METHOD OF COMPLEX PROGRAMMABLE LOGIC DEVICE
コンプレックスプログラマブルロジックデバイス、そのコンプレックスプログラマブルロジックデバイスのコンフィグレーション方法 - 特許庁 - PROGRAMMABLE LOGIC DEVICE HAVING COMPLEX LOGIC BLOCKS WITH IMPROVED LOGIC CELL FUNCTIONALITY
改良された論理セル機能性の複合論理ブロックを有するプログラマブルロジックデバイス - 特許庁 - The system is realized by providing a control loop, and an actuator for the control loop having an apparatus (CPLD; complex programmable logic device) for a complex programmable logic.
上述の課題は本発明により制御ループと、複雑なプログラマブルロジックのための装置（CPLD; complex programmable logic device）を有する、前記の制御ループに対するアクチュエータとが設けられることで解決される。 - 特許庁 - A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.
ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁 - In a complex programmable logic device 2b, a configuration end check means 2b2 comprises a conversion means for converting data for configuration end check, and the complex programmable logic device 2b and a control unit 2a are connected by a transmission line.
コンフィグレーション終了チェック手段２ｂ２に、コンフィグレーション終了チェック用データを変換する変換手段を備えたコンプレックスプログラマブルロジックデバイス２ｂと制御部２ａを伝送線で接続する。 - 特許庁 - The read value is then compared with an expected value to determine normal end of configuration of the complex programmable logic device 2b.
そして、その読み出した値と期待値を比較し、コンプレックスプログラマブルロジックデバイス２ｂのコンフィグレーションの正常終了を判定する。 - 特許庁 - To provide a programmable logic circuit control device or the like allowing easy and smooth execution of a number of processes through complex procedure.
多数の処理を複雑な手順で円滑に実行することが容易なプログラマブル論理回路制御装置等を提供することである。 - 特許庁 - The step count of the pan motor is reset to the required step count of the motor inside a complex programmable logic device in place of a microprocessor 102, thereby reducing delay error.
パンモータのステップ回数を所要のモータのステップ回数にリセットすることは、マイクロプロセッサ１０２に代わってコンプレックスプログラマブルロジックデバイス内で実行され、それにより遅延誤差を低減することができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
