「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 202 203 204 205 206 207 208 209 210 .... 274 275 次へ＞- A control part 140 of the portable information device 100 makes a memory part 120 memorize specific information 123 which specifies an output operation explanation when it makes an output part 130 output the operation explanation 122.
携帯電話機１００の制御部１４０は、出力部１３０に操作説明１２２を出力させた際に、出力された操作説明を特定する特定情報１２３を記憶部１２０に記憶させる。 - 特許庁 - This power control circuit consists of a backup power source board 7 on which an RTC 11 and a memory 12 are mounted, a main power source board 3 on which a CPU 2 is mounted and a peripheral power source board 5 on which a peripheral circuit is mounted.
電源制御回路は、ＲＴＣ１１及びメモリ１２を搭載したバックアップ電源基板７と、ＣＰＵ２を搭載したメイン電源基板３と、周辺回路を搭載した周辺電源基板５と、で構成される。 - 特許庁 - The semiconductor memory device is provided with a delaying means and if the write signal WE is generated, the output of an internal write control signal WDRV is delayed until the activation of the column activation signal ZCOLRE.
本発明は遅延手段を備え、書き込み信号ＷＥが発生しても、カラム活性化信号ＺＣＯＬＲＥが活性化されるまで、内部書き込み制御信号ＷＤＲＶの出力を遅延させた。 - 特許庁 - The section 7 for determining the temperature level difference transmits a difference (temperature level difference) between a temperature level of the device 3 obtained this time and a temperature level of the device 3 obtained previously and stored in a memory 6 to a control period update means 8.
温度レベル差判定部７は、今回取得したデバイス３の温度レベルとメモリ６に格納されている前回取得したデバイス３の温度レベルとの差分（温度レベル差）を制御周期更新手段８へ送信する。 - 特許庁 - To provide a disk device provided with a data buffer and an error detecting function by means of a CRC (Cyclic Redundancy Check), which can maintain the interchangeability of control software with the disk device which is not added with any CRC without needing any special memory.
データバッファを備え、ＣＲＣによる誤り検出機能を有するディスク装置において、特別なメモリを必要とせず、ＣＲＣを付加しないディスク装置との制御ソフトウェアの互換性を維持できるようにする。 - 特許庁 - A NIC selection processing function, a NIC information transmitting/receiving function, a communication path switching function, a NIC selection information, and a lookup table of a memory region group and a communication path group are provided on a storage subsystem control processing apparatus.
ストレージサブシステム制御処理装置上に、ＮＩＣ選択処理機能と、ＮＩＣ情報送受信機能と、通信路切替え機能と、ＮＩＣ選択情報と、記憶領域グループ−通信路グループ対応表を備える。 - 特許庁 - The microcomputer 110 mounted on a motor control board 100 is provided with an MPU 120 and a microcomputer side transmission and reception processing part 130 for reading the values of the internal variables of the MPU 120 by DMA (direct memory access) transfer.
モータ制御ボード１００に搭載されたマイコン１１０は、ＭＰＵ１２０とともにこのＭＰＵ１２０の内部変数の値をＤＭＡ転送によって読み出すマイコン側送受信処理部１３０を備える。 - 特許庁 - The display control part 160 and the display part 120 reproduce a first picture AM1 using first picture data written in the main memory 180 to display a plurality of first partial pictures SM1.
主メモリ１８０に書き込まれた第１映像データを用いて表示制御部１６０および表示部１２０が第１映像ＡＭ１を再生することにより、複数の第１部分映像ＳＭ１が表示される。 - 特許庁 - When positioning is performed in the track for measurement, positioning control is performed with a normal sampling rate while positional information is stored into a memory without passing through a CPU to obtain positional information of a high frequency wave sampling rate.
測定用トラックに位置決めした場合通常のサンプリングレートで位置決め制御を行う一方でＣＰＵを経由せずに位置情報をメモリに蓄えで高周波サンプリングレートの位置情報を取得する。 - 特許庁 - When the distance from a pretreatment liquid applicator 30 to print heads 21, 22 is changed, a stepping motor control circuit drives a stepping motor 98 based on transfer speed data read by a memory controller.
前処理液塗布器３０から印字ヘッド２１，２２までの距離を変更するに当たっては、メモリコントローラによって読み出された搬送速度データに基づいてステッピングモータ制御回路がステッピングモータ９８を駆動する。 - 特許庁 - The electronic control unit further comprises a video input unit 321, a digital signal processor 322, a memory unit 323, an image compression unit 324, a storage unit interface 325, an analog/digital unit 326 and an audio codec unit 327.
該電子制御ユニットは、更にビデオ入力ユニット３２１、デジタル信号処理器３２２、記憶ユニット３２３、イメージデータ圧縮ユニット３２４、ストレージインターフェイス３２５、アナログデジタルユニット３２６、音声コーデックユニット３２７から構成する。 - 特許庁 - After the single electron memory for the two-quantum point application forms each floating gate 5, 6 on both the ends of a channel 1, an insulation layer is interposed thereon to have a structure for forming a control gate 7.
本発明に係る二つの量子点応用単一電子メモリは、チャネル１上の両端に各々浮遊ゲート５、６を形成した後、その上に絶縁層４を介在させて制御ゲート７を形成した構造を有する。 - 特許庁 - The read image data are compared with printing image data stored in a memory part 10a, which are the data used in the printing of the image to the paper 2 by the ink jet printing unit 5 in a control part 10b.
読み取られた画像データを、インクジェット印刷ユニット５によって用紙２に画像を印刷する際に用いられたデータである記憶部１０ａに記憶された印刷画像データと制御部１０ｂで比較する。 - 特許庁 - The transceiver can read manufacture data concerning the consumption article from the responder as shown by a control logic processor and simultaneously data on use and processing is transmitted to the transceiver in order to store it in the memory.
制御論理プロセッサにより示されたように、トランシーバーは、応答器から消耗品に関する製造データを読むことができると同時に、使用と処理のデータをメモリに収めるためにトランシーバーに送ることもできる。 - 特許庁 - When the reception of all the retrieved programs belonging to the taste is finished, the control part 9 receives the channels stored in the memory 10 sequentially in every prescribed time, and the audiovisual programs are decided according to the instruction of the user.
検索したジャンルに属する番組全ての受信が終了すると、制御部９は、メモリ１０に記憶したチャンネルを所定時間毎に順次受信し、ユーザの指示に応じて視聴番組を決定する。 - 特許庁 - In an embedded memory of the camera control part 6, one or more imaging support information pieces representing predetermined colors and/or articles previously related to the respective azimuths for the plurality of azimuths are stored.
カメラ制御部６の内蔵メモリには、前記複数の方位について、各方位に予め対応づけられた所定の色及び／又は物品を表わす１或いは複数の撮影支援情報が格納されている。 - 特許庁 - A CPU 25 determines whether control information set to an update software file shows identification information stored in a nonvolatile memory 23 when a communication section 21 receives the update software file.
ＣＰＵ２５は、通信部２１が更新ソフトウェアファイルを受け付けると、その更新ソフトウェアファイルに設定された制御情報が、不揮発性メモリ２３に格納されている識別情報を示しているか否かを判断する。 - 特許庁 - The ODT state information output unit outputs an ODT state information signal indicating whether the ODT circuit is on/off in response to an ODT control signal during a data read mode when data are output from memory cells.
ＯＤＴ状態情報出力部は、メモリセルからデータが出力されるデータ読出モードで、ＯＤＴ制御信号に応答してＯＤＴ回路のオン／オフ如何を表すＯＤＴ状態情報信号を出力する。 - 特許庁 - Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.
また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁 - The control circuit in the step S8 reads a value stored in a left end of the trace cache and accesses an address of a path memory corresponding to the value to provide an output of a value stored therein as decoded data.
ステップＳ８において、制御回路は、トレースキャッシュの左端に記憶されている値を読み取り、その値に対応するパスメモリのアドレスにアクセスして、そこに記憶されている値を復号データとして出力する。 - 特許庁 - The memory control circuit (3) generates an error detection code (CRC code) on the basis of the data continuously read from the storage area (5) using a margin detection reading voltage which is higher than a normal data reading voltage.
メモリ制御回路（３）は、通常のデータ読み出し電圧よりも高いマージン検査用読み出し電圧で、記憶領域（５）から連続的に読みだされたデータに基づいて誤り検出用コード（ＣＲＣコード）を生成する。 - 特許庁 - A control part 13 updates the oldest image data among the stored image data for writing image data according to the recording capacity of the data storing memory 14 to always store temporally new image data.
制御部１３は、データ保存メモリ１４の記録容量に応じて、記憶される画像データのうち最も古い画像データから更新して書き込みを行うことにより、常に時間的に新しい画像データを記憶する。 - 特許庁 - A logic circuit block 11 and a memory circuit block 12 are provided to a semiconductor chip 10, and a timing control circuit block 13 controlling the transmission timing of signals is provided to an interconnect line between the circuit blocks 11 and 12.
半導体チップ１０には、論理回路ブロック１１とメモリ回路ブロック１２とが形成され、これら回路ブロック間の配線には、信号の伝播タイミングを調整するタイミング調整回路ブロック１３が設けられている。 - 特許庁 - To provide a broadcasting management system, a broadcasting management device, a receiving device, their control method, and a computer-readable memory which can efficiently manage information regarding articles or service broadcast by a program.
効率良く番組で放送された物品あるいはサービスに関する情報を管理することができる放送管理システム、放送管理装置、受信装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - Prior to a spare replacement discrimination, the selection gate control circuit 100 connects the sense amplifier blocks corresponding to normal blocks included in the selected memory blocks and the sense amplifier blocks corresponding to spare blocks simultaneously a coupling state.
選択ゲート制御回路１００は、スペア置換判定に先立って、選択されたメモリブロックに含まれるノーマルブロックと対応するセンスアンプブロックと、およびスペアブロックと対応するセンスアンプブロックとを同時に結合状態にする。 - 特許庁 - The controller 114 and an inter-host-PCI bridge controller 108 perform control so as to output a memory bus clock signal corresponding to an inserted single-face type or both-face type DIMM.
ＰＣＩ—ＩＳＡ間ブリッジコントローラ１１４およびホスト−ＰＣＩ間ブリッジコントローラ１０８は，挿入された単面型または両面型のＤＩＭＭに対応するメモリバスクロック信号を出力するように制御する。 - 特許庁 - The control section collates received identification information with the identification information stored in the memory means and controls a reproduction mode of the recording and reproducing section and the recording means on the basis of the result of collation.
制御部には、入力した識別情報とメモリ手段に記憶されている識別情報とを照合し、その照合結果に基づいて、記録再生部および記録手段における再生モードを制御する。 - 特許庁 - A packet receiving part 201 writes the received packet in a data memory 205 and specifies position information by reading the protocol control information in the received packet through a packet identifying part 202.
パケットの送信順序が送受信間で確定的となるように通信プロトコルを定めることで、受信端末は受信パケットのプロトコル制御情報のみに頼って後続のパケットを正確に予期することができる。 - 特許庁 - The control part 31 accesses a range in the memory 14, which is specified by the electronic apparatus 2 and transmits/receives data in the access range between the communication part 13 and the external apparatus 4 according to a direction issued from the electronic apparatus 2.
制御部３１は、電子機器２からの指示に基づいて、メモリ１４についての電子機器２により指定された範囲にアクセスし、当該アクセス範囲のデータを通信部１３と外部機器４との間で送受させる。 - 特許庁 - The start storage display control means controls to display information on a determined result by a determining means as information on the start memory over a predetermined period based on the establishment of predetermined conditions.
また、始動記憶表示制御手段は、所定条件の成立に基づいて、所定期間に亘り、始動記憶についての情報として判定手段による判定結果に関する情報を表示するように制御する。 - 特許庁 - A port input unit 300 of the node control device sets a base address of a memory space at a mapping destination of an IO space in a register 400 and an IO space number and an address range of the IO space in a table 401, respectively.
ノード制御装置のポート入力部３００では、レジスタ４００にＩＯ空間のマップ先のメモリ空間のベースアドレスを、テーブル４０１にはＩＯ空間のＩＯ空間番号及びアドレスレンジを、それぞれ設定する。 - 特許庁 - When it is determined that the object exists in the vicinity of the content retrieval control unit 304, an object identifier for specifying the object determined as to exist is stored in a memory 310 by the determination part 308.
判定部３０８は、オブジェクトがコンテンツ検索制御装置３０４の近傍に存在すると判定された場合、存在すると判定されたオブジェクトを特定するオブジェクト識別子を記憶部３１０に記憶させる。 - 特許庁 - Before interruption processing is requested by first request units 31, 32, a second functional module 3 accesses a memory unit 12 of a control module 1, and writes interruption cause information which represents an interruption cause of the interruption processing.
第２機能モジュール３は、第１要求部３１，３２が割り込み処理の要求を行う前に、制御モジュール１の記憶部１２をアクセスして、割り込み処理の割り込み要因を表す割り込み要因情報を書き込む。 - 特許庁 - The frequency division rate control part 30 controls the frequency division rate of the slave axial pulse generation part 20 based on the rate of main axial moving quantity to slave axial moving quantity included in cam curve data K preliminarily recorded in a memory part 32.
分周比制御部３０は、メモリ部３２に予め記録されたカム曲線データＫに含まれる主軸移動量と従軸移動量との比率に基づき従軸パルス生成部２０の分周比を制御している。 - 特許庁 - The data necessary for operation are added to the user program 2 for all the data in the terminal 4, and the user program 2 advances to a program control 1 provided with a task manager 5 storing the user program 2 for all the data in a memory 6 from the terminal 4.
端末４から、ユーザプログラム２は、実行に必要なデータを端末４のすべてのデータのユーザプログラム２に追加し、それらをメモリ６に格納するタスクマネージャ５を備えたプログラム制御１に進む。 - 特許庁 - The decision control section 121 outputs the generated two-dimensional data of the wire housing component from an interface section 110 with a file format by a file output section 127, so as to store it into a memory section 130 with the file format.
判定制御部１２１は、作成した電線格納部品の二次元データを、ファイル出力部１２７によって、インタフェース部１１０からファイル形式で出力すると共に記憶部１３０にファイル形式で格納する。 - 特許庁 - To provide an equipment managing system, an equipment managing device, a control method for them, and a computer-readable memory, capable of enhancing recovery percentage of recycled goods, and efficiently providing safety and high quality products to users.
リサイクル品の回収率を向上し、ユーザに高品質で安全な製品を効率的に提供することができる機器管理システム、機器管理装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - When the telephone number is contained in downloaded point information, a control unit 10 generates telephone book information on the basis of the point information, and stores the generated telephone book information in a telephone book memory 110.
ダウンロードした地点情報に電話番号が含まれていたとき、制御部１０は地点情報に基づいて電話帳情報を生成し、生成した電話帳情報を電話帳メモリ１１０に記憶する。 - 特許庁 - At the completion of writing data into the first disk, the control unit externally transmits a write completion report, and writes information for use to restore data into the second disk based on the data written into the cache memory.
制御部は、第１のディスクにデータを書き込むと、書込み終了報告を外部に送信し、キャッシュメモリに書込まれたデータに基づいて、データを復元するために用いられる情報を第２のディスクに書き込む。 - 特許庁 - In the hybrid drive device having an optical disk device and a high-speed accessible SDRAM that is connected to a control unit 50 of the optical disk device, a large capacity memory 30 is added through an interface conversion circuit 20.
光ディスク装置と、該光ディスク装置の制御部５０に接続された高速アクセス可能なＳＤＲＡＭとを有するハイブリッドドライブ装置において、インターフェース変換回路２０を介して大容量メモリ３０を追加する。 - 特許庁 - The channel selection control section 542 allows the tuner 2 to receive the television broadcast signal associated with the channel on the basis of the channel information stored in the memory 55 when re-channel selection information is set and entered to the remote controller 3.
選局制御部５４２は、リモートコントローラ３に再選局情報が設定入力された場合に、メモリ５５に記憶されたチャンネル情報に基づくチャンネルに係るテレビジョン放送信号をチューナ２に受信させる。 - 特許庁 - A system control section 50 processes the image data stored in an image data memory 30 to a screen display size and extracts portions of the processed image data and an image display section 28 displays the extracted image data.
システム制御部５０は、画像データメモリ３０に格納される画像データを画面表示サイズに加工し、加工された画像データの一部を抽出し、画像表示部２８は、上記抽出された画像データを表示する。 - 特許庁 - A write command issue control part 21 issues a write command when a write command decision quantity Jw (data quantity Q stored in internal memory 2 - unwritten data quantity Qw) is not smaller than the write data quantity QW.
ライトコマンド発行制御部２１は、ライトコマンド許否判定量Ｊｗ（内部メモリ２に蓄積のデータ量Ｑ−未ライトデータ量Ｑｗ）がライトデータ量ＱＷ以上あるときライトコマンドの発行を実行する。 - 特許庁 - A time t1 of the latest execution of image density control is read out from a memory 20 provided in a process cartridge C to calculate a difference t2-t1 between the time t1 and a present time t2, and this difference is compared with a prescribed time Td (S1).
最後に画像濃度制御を実行した時刻ｔ１をプロセスカートリッジＣに備えたメモリ２０から読み取って現在時刻ｔ２との差ｔ２−ｔ１を計算し、所定の時間Ｔｄと比較する（Ｓ１）。 - 特許庁 - The control section 4 discriminates whether a character message received by a communication processing section 3 is matched with character data stored in the security code memory area 13 and locks a prescribed function when discriminating the coincidence.
制御部４は、通信処理部３が受信した文字メッセージとセキュリティーコードメモリ領域１３が記録する文字データとが一致するか否かを判別し、一致すると判別すると、所定の機能にロックをかける。 - 特許庁 - As a result of verifying, when write-in for the memory cell is insufficient, the circuits 8, 9 supply gate voltage Vgint+Vstep to the control gate for a time shorter than before, and supply drain voltage Vd to the drain for a time tpW.
ベリファイの結果、メモリセルに対する書き込みが不十分である場合、制御ゲートにゲート電圧Ｖｇｉｎｔ＋Ｖｓｔｅｐを最初より短時間供給すると共に、ドレインにドレイン電圧Ｖｄを時間ｔｐＷ供給する。 - 特許庁 - The correction control part 72 controls write-in and read-out of reproduction data for a memory 722 so that error correction using reproduction data of a segment being different from the target segment is not performed in a C2 correction processing part 73.
訂正制御部７２は、目的のセグメントと異なるセグメントの再生データを用いた誤り訂正がＣ２訂正処理部７３で行われないように、メモリ７２２に対する再生データの書き込みや読み出しを制御する。 - 特許庁 - The signals inputted to the control pads 12 are outputted to an RST buffer 25, a CE buffer 26, a WE buffer 27, an RE buffer 28, a CLE buffer 29, and an ALE buffer 30 of respective memory chips 2.
制御パッド１２に入力される信号は、それぞれメモリチップ２が有するＲＳＴバッファ２５、ＣＥバッファ２６、ＷＥバッファ２７、ＲＥバッファ２８、ＣＬＥバッファ２９、及びＡＬＥバッファ３０に出力される。 - 特許庁 - To provide a DMA (direct memory access) controller capable of improving the speed of DMA transfer by avoiding the problems of program complication and increase in a hardware (circuit) scale, and a control method of the DMA controller.
プログラムの複雑化又はハードウェア（回路）規模の増大という問題を回避し、かつＤＭＡ転送の速度を向上させることのできるＤＭＡコントローラ及び該ＤＭＡコントローラの制御方法を提供する。 - 特許庁 - To reduce the load of a processor and prudently control a power for every function unit in a power saving of a semiconductor integrated circuit (system LSI) having functional units such as a processor, a memory, and a peripheral circuit.
プロセッサ、メモリ、周辺回路等の機能単位を備えた半導体集積回路（システムＬＳＩ）の省電力化に関し、プロセッサの負荷を軽減し、機能単位毎の木目細かな電力制御を行なうことを課題とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
