「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 226 227 228 229 230 231 232 233 234 .... 274 275 次へ＞- A program storage region 8b is set to the flash memory 8 for storing image data separately from a data storage region 8a, where the control program for driving and controlling the CPU is stored in advance for eliminating an exclusive ROM.
画像データ格納用のフラッシュメモリ８にデータ格納領域８ａとは別にプログラム格納領域８ｂを設定し、ここにＣＰＵを駆動制御する制御プログラムを予め格納して専用のＲＯＭを省略することを特徴とする。 - 特許庁 - The computation processing unit 9 computes an angular error θerr of the roller 1 based on a desired count value C(0) stored in a control data memory 8 and the ratio ω0/fc of a desired angular velocity ω0 to a frequency fc of the clock pulse.
演算処理部９は送られたカウント値Ｃ（ｎ）と、制御データ記憶部８に記憶した目標カウント値Ｃ（０）と目標角速度ω０とクロックパルスの周波数ｆｃの比ω０／ｆｃによりローラ１の角度偏差θerrを算出する。 - 特許庁 - The image display device 1 acquires frame data 82 and a background image data 85 stored in an image data memory 340 under the control of a CPU 311, reads both data 82, 85 and expands the same by a data expanding circuit 312.
画像表示装置１は、ＣＰＵ３１１の制御によって、画像データメモリ３４０に記憶されたフレームデータ８２およびバックグラウンド画像データ８５を取得し、両データ８２，８５を読み込み制御回路３２４のデータ伸張回路３１２により伸張する。 - 特許庁 - For example, when executing writeback of a system memory 17, a CPU 13 sets time slot control information to a time slot setting storage part 12a of a bus arbiter 12 on the basis of setting information previously defined in a program for executing the writeback.
たとえば、システムメモリ１７のライトバックを実行する場合、ＣＰＵ１３が、ライトバックを実行するためのプログラムにあらかじめ定義されている設定情報をもとに、バスアービター１２のタイムスロット設定記憶部１２ａにタイムスロット制御情報を設定する。 - 特許庁 - The temperature sensor part 110 has a plurality of fuses, receives a sensor coding signal to have a plurality of fuses cut and generates an operation temperature signal showing the actual operation temperature of the semiconductor memory device in response to a temperature sensor output control signal.
温度センサ部１１０は複数のヒューズを有し、センサコーディング信号を受信して複数のヒューズがカットされ、温度センサ出力制御信号に応答して半導体メモリ装置の実際の動作温度を示す動作温度信号を発生する。 - 特許庁 - To provide a memory control system of high operation quality capable of reducing a manufacturing cost and attaining efficiency in an adjustment time when assembling a board and starting a system by omitting a characteristic impedance measuring inspection in manufacturing a substrate.
基板の製造時に特性インピーダンス測定検査を省略することによって製造コストの低減化が図れ、ボード組立時及びシステム立ち上げ時の調整時間の効率化が図れ、また、動作品質の高いメモリ制御システムを提供すること。 - 特許庁 - The image processing device is composed of a page buffer, an engine, a font cache memory for temporarily caching font images corresponding to character codes, a receiving buffer, a font ROM 11 and HDD 12 storing fonts, a character generation unit, a character management unit, and a control unit.
ページバッファ、エンジン、文字コードに対応するフォントイメージを一時的にキャッシュするフォントキャッシュメモリ、受信バッファ、フォントが入っているフォントＲＯＭ１１及びＨＤＤ１２、文字生成部、文字管理部、制御部から構成される画像処理装置である。 - 特許庁 - By providing the means 10 for calculating the switch timing of the control map read out from the memory means 7 in response to the temperature of the engine cooling water, the discharge of a white smoke worried at the switching time from the low temperature mode to the normal temperature mode is avoided.
記憶手段７から読み出す制御マップの切換タイミングをエンジン冷却水の温度に応じて算出する手段１０を設けたことにより、低温モードから常温モードへの切換時に懸念される白煙の排出を回避するようにした。 - 特許庁 - An image update detecting circuit part 123 detects a control command from a CPU 13 of a central arithmetic processing unit to a display controller 121 or write information from the display controller 121 to a display memory 122 to detect a display image being updated.
画像更新検出回路部１２３は、中央演算処理装置のＣＰＵ１３から表示コントローラ１２１への制御コマンド、または表示コントローラ１２１から表示メモリ１２２への書き込み情報を検出して、表示画像の更新を検出する。 - 特許庁 - When a print execution request is issued from another application operating in parallel to an application having issued its print execution request during printing, a control part 10 changes over printing by a productivity improving printing method to printing by a memory saving printing method.
制御部１０は、印刷中にその印刷実行要求をしたアプリと並行動作する他のアプリからの印刷実行要求があった場合、生産性向上印刷方式による印刷からメモリ節約印刷方式による印刷に切り替える。 - 特許庁 - A control portion 11 selects image data associated with the highest best shot index, based on the result of comparison for a best shot index of each image data, then reads the selected image data from a temporary storage portion 7 and stores it in a memory 8.
制御部１１は、各々の画像データのベストショット指数を比較した結果に基づいて、最も高いベストショット指数と関連付けられている画像データを選択し、その画像データを一時記憶部７から読み出して記憶部８に格納する。 - 特許庁 - An overlap line control section 161b compares the number of counts by a line counter 161a with the number of overlap lines BLINE3, performs output request to a data output section 160 until they match each other, and performs read request to a memory controller.
重複ライン制御部１６１ｂは、ラインカウンタ１６１ａによるカウント数と重複ライン数BLINE3とを比較し、これらが一致するまでデータ出力部１６０に対して出力要求を行い、メモリコントローラに対してはリード要求を行う。 - 特許庁 - As the FPGA 145, an FPGA can be constituted into a circuit for control over multiple cameras 11, the monitor 12, the key pad 13, and the memory 141; and a circuit for storing image data of multiple images obtained by the cameras 11.
そして、ＦＰＧＡ１４５に、複数台のカメラ１１、モニタ１２、キーパッド１３およびメモリ１４１の各制御用の回路と、複数台のカメラ１１から得られる複数画像分の画像データ記憶用の回路とに構成可能なものを使用する。 - 特許庁 - In the cellular phone terminal 1 with an electronic wallet function part 22, a control part 11 stores, in case of adjusting a fare by the electronic wallet at an automatic ticket gate in a starting station, amount information of the adjusted fare, for example, in a memory 16.
電子財布機能部２２を備えた携帯電話端末１において、制御部１１は、出場駅の自動改札機４０で電子財布により運賃精算を行った時、その精算した運賃の金額情報を例えばメモリ１６に記憶する。 - 特許庁 - In addition, a memory 11 stores a distance from the remote control 20 to the image display projector 1, a measurement value by an illuminance sensor 10, and a proper code signal reception with a full remaining battery level for an illuminance and a distance.
また、メモリ１１は、リモコン２０から画像表示プロジェクタ１までの距離、照度センサ１０の測定値、及び任意の照度と任意の距離とに対して電池残量が十分にある場合の適切なコード信号の受信率を記憶している。 - 特許庁 - The driving circuit 2 convert the correction red value R', the correction green value G', and the correction blue value B' received from the frame memory 4 to prescribed driving voltage waveforms and drives a display panel 3 on the basis of these waveforms and a control timing signal Q from a sequencer 1.
駆動回路２は、フレームメモリ４から受け取った補正赤色値Ｒ’，補正緑色値Ｇ’，補正青色値Ｂ’を所定の駆動電圧波形に変換して、これとシーケンサ１からの制御タイミング信号Ｑをもとに、表示パネル３を駆動する。 - 特許庁 - Each the memory unit 4 independently controls and has the access address so that the control unit 1 does not need to have a record playback address for every partition nor switch the record playback address for every partition.
各メモリユニット4は、それぞれが独立にアクセスアドレスを管理・保有することにより、コントロールユニット1において各パーティション毎に記録再生アドレスを保有しデータＩＤ１７によりパーティション毎の記録再生アドレスの切り換えを行う必要がなくなる。 - 特許庁 - A blank line identifier (507) identifies one or more substantially blank rows of pixels defined by the data in the frame memory, and the control circuitry (506) skips past these rows when the passive matrix display is addressed.
ブランク・ライン識別子（５０７）は、フレーム・メモリ内のデータによって限定されるピクセルの１つ以上の実質的にブランクの行を識別し、そして制御回路（５０６）は、受動マトリクス・ディスプレイがアドレス指定されたときにこれらの行を通過してスキップする。 - 特許庁 - When a PCI device connected to a memory that is a data exchange object is a device slower than the HDD controller in slave access, the HDD controller 1 performs control in the slave mode, with this CPI device A(3) being the bus master.
データのやり取りの対象となるメモリに接続されたＰＣＩデバイスがスレーブアクセスについてＨＤＤコントローラよりも遅いデバイスであった場合には、ＨＤＤコントローラ１はスレーブモードで制御し、そのＰＣＩデバイスＡ（３）がバスマスタとなる。 - 特許庁 - To provide a semiconductor memory device capable of driving either a normal circuit or a redundant circuit by determining whether or not the inputted address is a repair address and stabilizing the margin of timing for outputting its control signal.
入力されたアドレスがリペアアドレスか否かを判断して、ノーマル回路及びリダンダンシー回路のいずれかを駆動することができ、その制御信号を出力するタイミングのマージンを安定化させることができる半導体メモリ装置を提供すること。 - 特許庁 - The data writing circuit is provided with a buffer circuit including serially connected first and second output transistors and for outputting a write signal to write data in a memory cell, and a control circuit for controlling the buffer circuit.
データ書き込み回路には、直列接続された第１出力トランジスタと第２出力トランジスタとを有し、メモリセルにデータを書き込むための書き込み信号を出力するバッファ回路と、このバッファ回路を制御する制御回路とが設けられている。 - 特許庁 - In a period when the timing control pulse is at the zero potential, a second microcomputer controls a timing for accessing a nonvolatile memory so as to make access to the data area.
前記タイミングコントロールパルスが所定電位の期間は、前記第一のマイコンが前記データエリアにアクセスし、前記タイミングコントロールパルスがゼロ電位の期間は、前記第二のマイコンが前記データエリアにアクセスするよう、前記不揮発性メモリへアクセスするタイミングを制御する - 特許庁 - The zoom control means performs the memory zoom operation from the first zoom state of the one zoom region of the optical zoom region and the electronic zoom region to the second zoom state stored in the storage means in the other zoom region.
該ズーム制御手段は、光学ズーム領域および電子ズーム領域のうち一方のズーム領域にある第１のズーム状態から、他方のズーム領域にあって上記記憶手段に記憶された第２のズーム状態へのメモリズーム動作を行わせる。 - 特許庁 - To provide a broadcasting managing system, its device receiving devices, their control method and a computer-readable memory, by which information is exchanged efficiently between a broadcasting side for broadcasting programs and viewers who view them.
番組を放送する放送側と該番組の放送を視聴する視聴側間で情報の送受信を効率良く実行することができる放送管理システム、放送管理装置、受信装置及びそれらの制御方法、コンピュータ可読メモリを提供する。 - 特許庁 - The write-amplifier 23 writes selectively and simultaneously write-in data held in the write-register 22 corresponding to the set write-release flag Wrk in a memory cell array 11 when interruption of the burst cycle is indicated by a control signal/CE.
ライトアンプ２３は，制御信号／ＣＥによってバーストサイクルの中止が指示されたとき，セットされているライトリリースフラグＷＲｋに対応するライトレジスタ２２ｋに保持されている書込データを，選択的に，且つ，同時にメモリアレイ１１に書き込む。 - 特許庁 - A control section 8 stores permission information in a memory card 7 when a television signal includes the permission information to protect the copyright of its owner of an image based upon the television signal while giving facilities to the user of the mobile terminal.
制御部８は、テレビジョン信号が許可情報を含んでいる場合、メモリカード７に記憶することで、携帯端末の使用者の便宜を図りつつも、テレビジョン信号に基づく画像にかかる著作権者の権利を保護することができる。 - 特許庁 - That is, the access address output from the CPU 110 of the processor 100 is output from the cache access transmission means 132, and acquired by the cache access control means 231, to be available for access from a processor 200 to the cache memory 221.
すなわち、プロセッサ１００のＣＰＵ１１０から出力されたアクセスアドレスは、キャッシュアクセス伝達手段１３２から出力され、キャッシュアクセス制御手段２３１によって取得されて、プロセッサ２００のキャッシュメモリ２２１へのアクセスに利用可能となる。 - 特許庁 - Thereafter, if an identification number of the stationary image necessary to supplement is set in the input field, the stationary image corresponding to the identification number set in the input field is read out from the memory card A under the control of the system controller 18.
その後、更に補充が必要な静止画像の識別番号が入力フィールドに設定されると、システムコントローラ１８の制御によって、入力フィールドに設定された識別番号に対応する静止画像がメモリカードＡから読出される。 - 特許庁 - To control a drawing process and an image processing process by using the smallest possible buffer memory in a system which draws an image in each tile using a plurality of drawing sections and performs image processing requiring reference pixels in each tile in the subsequent process.
複数の描画部によりタイル毎に画像を描画し、次工程でタイル毎に参照画素を要する画処理を行うシステムにおいて、描画工程と画像処理工程とを可能な限り少ないバッファメモリを用いて制御することを目的とする。 - 特許庁 - A control circuit 6 performs verifying readout operation for confirming whether data writing is completed after writing one page along a selection word line to memory cells by applying a write pulse voltage to the selection word line.
制御回路６は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、データ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。 - 特許庁 - To provide a game machine, a program therefor and a memory medium which can accomplish proper quality control to ensure sound games without allowing players to obtain remarkably large advantages or to suffer extreme disadvantages from continued games.
連続して行った遊技に対して遊技者が著しく大きな利益を得たり、極端な不利益を被ったりせずに、健全な遊技ができるように、適正な品質管理が行い得る遊技機、遊技機用のプログラム及び記憶媒体を提供する。 - 特許庁 - The cache memory control circuit controls activation of tag memories 38a-38d and data memories 40a-40d of the plurality of sets 21a-21d, according to the count values of the plurality of counters 32a-32d and 34a-34d.
そして、キャッシュメモリ制御回路は、複数のカウンタ３２ａ〜３２ｄ及び３４ａ〜３４ｄのそれぞれのカウント値に応じて、複数のセット２１ａ〜２１ｄのそれぞれのタグメモリ３８ａ〜３８ｄ及びデータメモリ４０ａ〜４０ｄの活性化を制御する。 - 特許庁 - A search line driver DR transfers search data SD, SD_N to respective CAM cells of a CAM memory array 10 via a search line pair SL, SL_N when a search line enable signal SLE supplied from a search control circuit 40 is activated.
サーチ線ドライバＤＲは、サーチ制御回路４０から供給されたサーチ線イネーブル信号ＳＬＥが活性化したとき、ＣＡＭメモリアレイ１０の各ＣＡＭセルにサーチ線対ＳＬ，ＳＬ＿Ｎを介して検索データＳＤ，ＳＤ＿Ｎを転送する。 - 特許庁 - To sufficiently decrease an EMI which can generate in a transmission line between a driving control circuit and a driving circuit in a display panel simply by adding a low scale circuit without the need of additionally mounting a line memory part on a transmitting side and a receiving side.
送信側及び受信側に付加的にラインメモリ部を搭載する必要なく低規模の回路を付加するだけで、表示パネルにおける駆動制御回路と駆動回路との間の伝送路で生じ得るＥＭＩを十分に低減させるようにする。 - 特許庁 - When a recommend display control by a recommend display controller 100a is started in response to a user's instruction, a memory 50 displays the icons on the display unit 20 in an alignment based on use history data 50c of use history of functions used by the user.
そして、ユーザの指示により、レコメンド表示制御手段１００ａによるレコメンド表示制御が開始されると、記憶部５０が、ユーザが利用した機能の利用履歴を使用履歴データ５０ｃに基づく配列で、アイコンを表示部２０に表示する。 - 特許庁 - When it is determined that the plurality of area-limited one-segment broadcasts have the same contents, the control means 10 sets the reception frequency of the broadcast station having the best reception state among the plurality of area-limited one-segment broadcasts at the preset memory 11.
また、制御手段１０は、複数のエリア限定ワンセグ放送が同一の放送内容であると判定したとき、複数のエリア限定ワンセグ放送のうちの受信状態が最良の放送局の受信周波数をプリセットメモリ１１に設定する。 - 特許庁 - When the game is controlled to the jackpot game state, a microcomputer 100 for performance control executes an advance notice performance in ongoing jackpot for any of prescribed counts (for example, four) of reservation memory based on the results of the determination at the prize winning moment.
また、演出制御用マイクロコンピュータ１００は、大当り遊技状態に制御されているときに、入賞時判定結果にもとづいて、所定数（例えば４つ）分の保留記憶のいずれかに対する大当り中予告演出を実行する。 - 特許庁 - A character to be transmitted to a FIFO buffer memory 4 and a mark character for instructing and controlling transmission completion for an LSI 3 for communication are written through the control of firmware 1 for communication and a CPU 4 on the basis of a transmission instruction of an application.
アプリケーションの送信指示に基づいて、ＦＩＦＯバッファメモリ４に伝送するキャラクタと通信用ＬＳＩ３に対する送信完了を指示制御するためのマークキャラクタを通信用ファームウェア１及びＣＰＵ２の制御を通じて書き込む。 - 特許庁 - A target value (target displacement quantity xt) related to a displacement quantity (actual displacement quantity x) in the displacement of the valve element from a full close position to a full open position or from the full open position to the full close position is stored in the memory of an electronic control device.
電子制御装置のメモリには、弁体を全閉位置から全開位置、或いは全開位置から全閉位置にまで変位させる際についてその変位量（実変位量ｘ）にかかる目標値（目標変位量ｘｔ）が記憶されている。 - 特許庁 - A well potential control part 13 drops N well potential or raises power supply potential of P channel field effect transistors M1 and M2 of a memory cell MC in the timing when the potential of a word line WL shifts to a low level from a high level in a writing cycle.
ウェル電位制御部１３は、書き込みサイクル内においてワード線ＷＬの電位がハイレベルからロウレベルに移行するタイミングでメモリセルＭＣのＰチャンネル電界効果トランジスタＭ１、Ｍ２のＮウェル電位を下降または電源電位を上昇させる。 - 特許庁 - The selection control circuit 16 activates selectively a specific memory cell transistor 1 in accordance with block selection information BS inputted from the level shift circuit 13 and line selecting signals LW1-LW8, LS1-LS4 inputted from a potential switching circuit 14.
選択制御回路１６は、レベルシフト回路１３より入力されるブロック選択情報ＢＳと電位切換回路１４より入力されるライン選択信号ＬＷ_1〜ＬＷ_8、ＬＳ_1〜ＬＳ_4に応じて特定のメモリセルトランジスタ１を選択的に活性化する。 - 特許庁 - An ignition control part 1502 included in a data driven information processor 1000 includes a pipeline register 410, a generation number operation part 430, a designation register 432, a setting register 434, a queue processing part 440, and a queue memory 450.
データ駆動型情報処理装置１０００に含まれる発火制御部１５０２は、パイプラインレジスタ４１０と世代番号操作部４３０と指定用レジスタ４３２と設定用レジスタ４３４と待ち合わせ処理部４４０と待ち合わせメモリ４５０とを備える。 - 特許庁 - After all of the specified game states currently end, a game control means 110 generates new specified game states based on the rights for winning in the specified game states stored in the memory means 103.
そして遊技制御手段１１０は、現時点で発生中の特定遊技状態が総て終了した後に、前記記憶手段１０３に記憶されている特定遊技状態の当選権利に基づき新たな特定遊技状態を発生させる。 - 特許庁 - The sound generator apparatus 100 includes: an operation section A for executing a plurality of types of instructions by performing arithmetic operations using a plurality of hardware-implemented arithmetic operation elements; and a control section B for reading out a program from a program memory 84 to execute the read-out program.
音源装置１００は、ハードウェアで構成された複数の演算要素を用いる演算を行って複数種類の命令を実行する演算部Ａと、プログラムメモリ８４からプログラムを読み出して実行する制御部Ｂとを備える。 - 特許庁 - Node coupling devices are prepared one for each node and a transaction controller of the node coupling device is constituted so that it has a division control register for holding pieces of division information (a group ID, memory mapping information, I/O mapping) information between nodes corresponding to the respective ports.
ノード結合装置を、ノード毎に一つ用意して、ノード結合装置のトランザクションコントローラは、各ポートに対応したノード間の分割情報（グループＩＤ、メモリマッピング情報、Ｉ／Ｏマッピング情報）を保持する分割制御レジスタを有するようにする。 - 特許庁 - Also, since the present address of the already recorded area is arranged so as to store in a memory 51 of already recorded address control, the already recorded state of the signal on only one area out of adjacent two recording areas is detectable by the simple constitution.
また、記録済みアドレス管理メモリ５１に現在の記録済みの領域のアドレスを記憶させておくようにしたことにより、簡単な構成で隣接する２つの記録領域のうち、片方のみに信号が記録済みであることを検出できる。 - 特許庁 - When the determination shows "YES", the lock flag is set "on" and the lock command 1 or 2 is set for a communication data memory area of a control RAM 66 while "2685" or "5370" is set to the value of a lock counter as an initial value (S170 and S175).
この判別が“ＹＥＳ”である場合、ロックフラグを“オン”にセットして、ロックコマンド１または２を制御ＲＡＭ６６の通信データ記憶領域にセットすると共に、ロックカウンタの値に初期値として“２６８５”または“５３７０”をセットする（Ｓ１７０，Ｓ１７５）。 - 特許庁 - A control part 4 for detecting a continuous frame whose contents coincide for discarding is installed on the inside or front stage of a reception part 1 and the data received by the reception part 1 are stored into a buffer memory 2 before a CPU3 processes the reception data.
内容が一致する連続フレームを検出して廃棄する制御部４を受信部１の内部又はその前段に設置し、この受信部１で受信したデータをバッファメモリ２に格納してからＣＰＵ３がその受信データ処理を行う。 - 特許庁 - This reader/writer 1 is provided with a control part 10 for controlling data communication with an IC tag 2 as a portable storage medium based on the same instruction code as an instruction code to be used for memory access to an EEPROM received from a host computer 3.
リーダライタ１は、ホストコンピュータ３から受信したＥＥＰＲＯＭに対するメモリアクセスに用いられる命令コードと同じ命令コードに基づいて、可搬記憶媒体であるＩＣタグ２との間におけるデータ通信を制御する制御部１０を備える。 - 特許庁 - A control part 16 controls the connection state between the information processor 11 and the information processor 1 to a form which can be accessed to each other's storage or a form which can be accessed to each other's storage and memory based on the relative position information.
制御部１６は、相対的な位置の情報に基づいて情報処理装置１１と情報処理装置１との結合の形態を、互いのストレージにアクセスできる形態、または互いのストレージ及びメモリにアクセスできる形態に制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
