「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 265 266 267 268 269 270 271 272 273 274 275- This device is provided with a clock part outputting a present time signal, a trigger control part changing the trigger condition with respect to monitoring power waveform data in accordance with time which is previously set, a trigger detection part detecting whether monitoring power waveform data inputted through an A/D converter satisfies the trigger condition or not and a waveform memory detecting that data satisfies the trigger condition and storing monitoring power waveform data.
現在時刻信号を出力する時計部と、予め設定された時刻に応じて監視電源波形データに対するトリガ条件を変更するトリガ制御部と、Ａ／Ｄ変換器を介して入力される監視電源波形データがトリガ条件を満たしているか否かを検出するトリガ検出部と、トリガ条件を満たしていることを検出して監視電源波形データを記憶する波形メモリ、とで構成されたことを特徴とするもの。 - 特許庁 - A microprocessor 18 of the control device 13 determines a read request from a host computer 11, when its transfer size is equal to a preset pre-read determination size, as a read request with sequential access property, transmits data for the read request to the host computer 11, and further reads data of a subsequent storage area continued to the read request from the storage device 12 to a cache memory 20 in advance.
制御装置１３のマイクロプロセッサ１８は、ホスト計算機１１からのリード要求の転送サイズが予め設定された先読み判定サイズと同じである場合には、シーケンシャルアクセス性のあるリード要求であると判断し、そのリード要求に対するデータをホスト計算機１１に送信すると共に、そのリード要求と連続した後続の記憶領域のデータを記憶装置１２からキャッシュメモリ２０へ先行して読み込んでおく。 - 特許庁 - Concerning the controller of multiprocessor configuration, plural independent general buses 4a and 4b with the connector connections of respective multiprocessors 5a and 5b, dual port memory device 7 having an interruption control function for performing communication between the respective processors through the respective general buses while respectively connecting the plural independent general buses and interlock circuit 9 for the abnormality monitor function of the controller are provided on a back plane board 8.
本発明は、マルチプロセッサ構成の制御装置において、マルチプロセッサの各々５ａ、５ｂをコネクタ接続した複数の独立した汎用バス４ａ、４ｂと、該複数の独立した汎用バスの各々を接続し、上記各プロセッサ間の通信を各汎用バスを介して行う割込み制御機能を有するデュアルポートメモリ装置７と、上記制御装置の異常監視機能のインターロック回路９とをバックプレーン基板８上に備えたことを特徴とする。 - 特許庁 - The integrated circuit comprising a switching device which is a switching device connected to at least one line pair to which dual rail signals are applicable, can be controlled by the signal applied to a control terminal and can be used for transmitting the dual rail signals (applied to the line pair) to the further line pair and a memory cell which is connected to a supply potential connection by the controllable switch.
本発明は、デュアルレール信号が印加され得る少なくとも１つのラインペアに接続されたスイッチングデバイスであって、制御端子に印加された信号によって制御され得、かつ、（ラインペアに印加された）デュアルレール信号をさらなるラインペアに伝送するために用いられ得る、スイッチングデバイスと、さらなるラインペアに接続され得るメモリセルであって、制御可能スイッチにより供給電位接続に接続される、メモリセルとを特徴とする集積回路を提示する。 - 特許庁 - The recorder comprises a data receiving means, a memory means for holding the time information received previous time, a means for judging whether a predetermined operation is performed or not based on the time information received this time and the time information received previous time, and a control means performing the predetermined operation based on the results from the judging means.
リモコンは、計時手段と、操作手段と、前記リモコンに電力供給する電池と、操作手段の入力に応じた指示情報と計時手段が計時した時間に関する情報とを前記データとして送信する送信手段とを備え、記録装置は、データを受信する手段と、前回受信した時間に関する情報を保持するメモリ手段と、今回受信した時間に関する情報と前回受信した時間に関する情報に基づいて、所定の動作を行う。 - 特許庁 - Once an input terminal 102 receives region specification input specifying a partial region in a video with a pointer, a control section 103 alters luminance information stored in an attribute memory 105 so that only the luminance of the remaining region, except for the partial region prescribed in the video with the region prescription input is lower than the luminance before the input terminal 102 receives the region prescription input and larger than a prescribed value.
制御部１０３は、入力端子１０２が、ポインタで映像上の一部の領域を指定する領域指定入力を受け付けると、映像から領域指定入力で指定された一部の領域を除いた残り領域の輝度のみが、入力端子１０２が領域指定入力を受け付ける前の輝度より低くかつ所定値以上の輝度になるように、アトリビュートメモリ１０５に格納された輝度情報を変更する。 - 特許庁 - A state control circuit 12 determines an order of the reception levels of the radio signals, for every variable directivity antenna, stores the order in the antenna directivity switching information memory 15 when the radio signal is received, and when the reception level is out of the allowed reception level range, selects other directivity pattern based on the stored order of the reception levels so that the radio signal is received within the allowed reception level range.
状態制御回路１２は、無線信号が受信されたとき、可変指向性アンテナ毎に無線信号の受信レベルの順位を決定してアンテナ指向性切換情報メモリ１５に記憶するとともに、可変指向性アンテナ毎に、受信レベルが許容受信レベル範囲外にある場合、許容受信レベル範囲内で無線信号を受信するように、記憶された受信レベルの順位に基づいて他の指向性パターンを選択する。 - 特許庁 - The ROM 52 outputs the information stored at the addresses indicated by the address signals inputted into the address signal input terminals corresponding in number to the own memory capacity out of those Ai1-Aix to information input terminals Di1-Dim of the rotary display body control circuit 51 through information output terminals Do1-Dom and wire patterns d1-dm.
ＲＯＭ５２は、選択信号入力端子ＣＳｉに選択信号が入力されると、アドレス信号入力端子Ａｉ１〜Ａｉｘのうち、自己の記憶容量に対応する数のアドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を、情報出力端子Ｄｏ１〜Ｄｏｍ、配線パターンｄ１〜ｄｍを介して回転表示体制御回路５１の情報入力端子Ｄｉ１〜Ｄｉｍに出力する。 - 特許庁 - The nonvolatile memory element includes a substrate electrode, a semiconductor channel layer disposed apart from the substrate electrode, a floating gate electrode apart from the substrate electrode opposite the semiconductor channel layer, and a control gate electrode on the floating gate electrode, wherein a distance between a portion of the floating gate electrode and the substrate electrode is made shorter than a distance between the semiconductor channel layer and the substrate electrode to allow charge tunneling.
基板電極と、基板電極上に離隔配置された半導体チャンネル層と、半導体チャンネル層と対向するように、基板電極上に離隔配置されたフローティングゲート電極と、フローティングゲート電極上の制御ゲート電極と、を備え、フローティングゲート電極の一部分と基板電極との離隔距離は、電荷のトンネリングを許容するように半導体チャンネル層と基板電極との離隔距離より短い不揮発性メモリ素子。 - 特許庁 - The nonvolatile semiconductor memory comprises a circuit 1 for making a decision whether pass words of an OTP area 9 for starting authentication data, an area 11 for storing a pass word and an address signal matches a pass word stored in the word area 11, and an output control circuit 12 for controlling read out of OTP data from the OTP area 9 depending on the decision results of the decision circuit 1.
認証データを記憶するＯＴＰ領域９と、パスワードを記憶するパスワード領域１１と、アドレス信号に含まれるパスワードとパスワード領域１１に記憶されたパスワードとが一致するか否かを判定する判定回路１と、判定回路１における判定結果に応じてＯＴＰ領域９からのＯＴＰデータの読み出しを制御する出力制御回路１２とを備えた不揮発性半導体記憶装置を提供する。 - 特許庁 - The memory controller 109 interposed between SDRAM 804 and 805 and a CPU for mutually matching plural address lines or plural control signal lines, has a COL signal for identifying whether the address line is a column signal or row signal and mutliplexers 502 and 503 for selectively setting the address line to be used for the column signal or address line to be used for the row signal on the basis of the COL signal.
SDRAM８０４、８０５とＣＰＵとの間に介在して複数のアドレス線や複数の制御信号線のうち相互に整合を行うメモリ制御装置１０９であって、アドレス線のうちカラム信号かロー信号かを識別するＣＯＬ信号と、ＣＯＬ信号に基づいてカラム信号に使用するアドレス線とアドレス線のうちロー信号に使用するアドレス線とに選択的に設定するマルチプレクサ５０２、５０３を有することを特徴とするものである。 - 特許庁 - The control part is provided with a histogram display data preparation part which time-sequentially and successively fetches measurement data from the sensor part, and distributes each fetched measurement data as histogram used for histogram display to every determined data value region, and stores the number of the measurement data distributed to each data value region in the memory part.
センサ部と、データを保存するメモリ部と、該メモリ部の情報を送信するための送信部と、上記各部を関連つけて制御する制御部とを有し、前記制御部は、前記センサ部から時系列的に順に測定データを取り込み、各取り込まれた測定データ毎に、ヒストグラム表示するためのデータであるヒストグラムデータとして、決められたデータ値領域毎に振り分け、且つ、各データ値領域毎に、振り分けられた測定データの個数を、前記メモリ部に保存する、ヒストグラム表示データ作成部を備えている。 - 特許庁 - A image forming apparatus comprises: a key data detecting means for detecting key data stored in an external memory; an authentication means for authenticating validity of the key data; an information control means for obtaining print data and an operation information to correspond to the key data when the key data has a validity; and a job execution means for performing a job on the basis of the operation information for the print data when the key data has a validity.
外部メモリに格納されている鍵データを検知する鍵データ検知手段と、前記鍵データの正当性を認証する認証手段と、前記鍵データが正当性を有する場合に、前記鍵データに対応づけられる印刷データと操作情報とを取得する情報制御手段と、前記鍵データが正当性を有する場合に、前記操作情報に基づくジョブを前記印刷データに対して実行するジョブ実行手段と、を有する画像形成装置。 - 特許庁 - The image forming device has a control section having a processor, the hard disks to read/write image data from and to, an image data processing section having a memory sending and receiving data to and from an extension circuit or a compression circuit and sending and receiving data to and from the hard disks, an image processing engine, and an input operation section.
プロセッサを有した制御部と、画像データを書き込み及び／又は読み出すハードディスクと、伸長回路又は圧縮回路との間でデータ授受を行うとともにハードディスクとの間でデータ授受を行うメモリを有する画像データ処理部と、画像処理のエンジンと、入力操作部と、を備えた画像形成装置であって、エンジンで取り扱う原稿用紙の種別情報（長尺紙又は不定型紙）に基づいて、アクセスするハードディスクのプラッタ位置を設定（外周部設定）すること。 - 特許庁 - The image reproducing device for reproducing the still images is equipped with an image processor 6 as a processing means for processing the still images which are to be reproduced respectively and a control unit 1 which stores the designated processing content in a memory 7 when the first one of the still images is subjected to processing by the processing means, and the stored designated processing content is applied to the other still images.
複数の静止画を再生する画像再生装置において、再生される複数の静止画中のそれぞれに対して処理を施す処理手段として画像処理部６などを備え、その処理手段により前記複数の静止画中の最初の一つに対して処理を施すとき、制御部１は、指定された処理指定内容をメモリ７に保存しておき、保存した処理指定内容を前記複数の静止画中の他の静止画にも適用させる構成にした。 - 特許庁 - The control part holds the power of the hard disk in the state of OFF when the voltage of the battery is lower than a first voltage level, and afterward, reads the data stored in the first memory without reading the hard disk.
本願発明のデータ再生装置は、ハードディスクと、第１のメモリと、電池と、ハードディスクに格納されるデータをハードディスクから第１のメモリに転送する前にハードディスクの電源をオンし、データを転送した後にハードディスクの電源をオフするハードディスク制御手段とを含む制御部とを備えており、制御部は、電池の電圧が第１の電圧レベルよりも低い場合には、ハードディスクの電源をオフの状態に保持し、それ以降はハードディスクの読み出しを行わず第１のメモリに格納されるデータを読み出している。 - 特許庁 - The mobile communication terminal includes a plurality of aromatic cartridges 12 filled with aromatics generating different aromas and comprising valves 13; a memory 11for storing therein information of aromatics cartridges corresponding to aromas as aroma data; and a control section 9 which retrieves aroma data, on the basis of a designated aroma to specify an aromatic cartridge and controls the valve of the specified cartridge to be opened to generate the aroma.
携帯通信端末は、異なる香りを発する香料が充填されているとともに弁（１３）が設けられた複数の香料カートリッジ（１２）と、香りに対応する上記香料カートリッジの情報が香りデータとして記憶されているメモリ（１１）と、指定された香りに基づいて上記香りデータを検索して上記香料カートリッジを特定するとともに特定された上記カートリッジの弁を開放して香りを発するように制御する制御部（９）と、を備える。 - 特許庁 - A control signal generation logic 18 outputs an address control signal for memory access of an IC simple substance corresponding to the area designated by the means 19 based on an address generated by the generators 14 and 15 when the address produced by the counter 12 exists in the area.
６４Ｍ，１６Ｍビットの各メモリＩＣの組合せであるメモリ２０のメモリマップ上の、１６ＭビットＩＣ領域を示す領域Ｎｏ．１を異種メモリ領域として、また、該メモリマップの最上位アドレスの位置に増設したメモリＩＣのアドレスをアクセス開始アドレスとして設定したＣＰＵ１９；該アクセス開始アドレスから、メモリマップ上のアドレスを生成するアドレスカウンタ１２；それが生成するアドレスに従って、６４Ｍ，１６Ｍビット各ＩＣ用の各アドレスを生成するアドレス生成１４，１５；カウンタ１２が生成するアドレスがＣＰＵ１９の領域Ｎｏ．１のとき１６Ｍビット用のアドレスに基づいて、そうでないときは６４Ｍビット用のアドレスに基づいてメモリアクセス用の制御信号を生成する領域判定１３および信号発生１８；を備える。 - 特許庁 - A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.
本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁 - The control section collates the battery identification information of the battery passing the authentication by the equipment authentication section with the battery identification information stored in the memory section, and controls the power source on the basis of the collation results.
電子機器は、前記電池から供給される電力を当該電子機器内の各部へ供給する電源と、使用可能な電池の前記電池特定情報が格納されている記憶部と、前記電池の認証を行う機器認証部と、前記電池の前記電池特定情報と前記記憶部に格納された前記電池特定情報とを照合する制御部とを備え、前記制御部は、前記機器認証部において認証が成功した電池の前記電池特定情報と、前記記憶部に格納されている前記電池特定情報とを照合し、その照合結果に基づき前記電源を制御する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
