「Control Memory」を含む例文一覧(13720)
＜前へ 1 2 .... 62 63 64 65 66 67 68 69 70 .... 274 275 次へ＞- An address control circuit 10 rewrites the data held in the EEPROM 6 under control of the memory control circuit 8 and a counter 30 constituting the address control circuit 10 counts up the number of times when the memory control circuit 8 flash writes a data into the EEPROM 6 and holds the count nonvolatilisably.
アドレス制御回路１０はメモリ制御回路８の制御のもとでＥＥＰＲＯＭ６が保持するデータを書き換え、アドレス制御回路１０を構成するカウンタ３０は、メモリ制御回路８がＥＥＰＲＯＭ６へのデータの一括書き込みを行う回数を計数し、計数値を不揮発的に保持する。 - 特許庁 - A program preparation support device stores the additional information in the control device after processing the additional information so that it is settled in memory capacity when determining that the additional information on the prepared control program cannot be stored in the control device from the viewpoint of memory capacity in storing the prepared control program in the control device.
プログラム作成支援装置は、作成した制御プログラムを制御装置に格納する際、作成した制御プログラムの付加情報が、メモリ容量の点から付加情報を制御装置に格納できないと判断した場合は、メモリ容量に収まるように付加情報を加工してから制御装置に格納する。 - 特許庁 - If a remote control starting instruction is received from a remote control terminal 40, a microcomputer 21 of an optical communication line switching control device 20 reads a switching class and the present switching status information from a class information memory 32 and updates remote control interface information stored in a remote control interface memory 22.
遠隔制御端末４０から遠隔制御開始指示を受信すると、光通信線路切替制御装置２０のマイクロコンピュータ２１は、種別情報メモリ３２から切替種別と切替の現在状態情報を読み出し、遠隔操作インターフェイスメモリ２２に格納されている遠隔操作インターフェイス情報を更新する。 - 特許庁 - A trace control circuit 121 issues the instruction of trace to a trace memory 131 according to the states of a SCSI control bus 210 and a processor control bus 260, and a trace memory part 131 traces a SCSI data bus 200, SCSI control bus 210, processor data bus 250, and processor control bus 260 in response to the instruction.
トレース制御回路１２１はＳＣＳＩコントロールバス２１０およびプロセッサ・コントロールバス２６０の状態に応じてトレースメモリ部１３１に対してトレースの指示を出し、トレースメモリ部１３１は前記指示によりＳＣＳＩデータバス２００、ＳＣＳＩコントロールバス２１０、プロセッサデータバス２５０、プロセッサコントロールバス２６０のトレースを行う。 - 特許庁 - The transfer of the verification/test pattern of the DUT (external computer→FPGA for control→pattern storage memory), the transfer of the verification/test control data of the DUT (external computer→FPGA for control), and the transfer of the verification/test result (result storage memory→FPGA for control→external computer) are instructed by software for control through a microcomputer.
ＤＵＴの検証／テストパターンの転送（外部コンピュータ→制御用ＦＰＧＡ→パターン格納メモリ）と、ＤＵＴの検証／テスト制御データの転送（外部コンピュータ→制御用ＦＰＧＡ）と、検証／テスト結果の転送（結果格納メモリ→制御用ＦＰＧＡ→外部コンピュータ）は、共にマイコンを介して制御用ソフトウェアによって指示される。 - 特許庁 - A digital copying machine 1 includes a CPU 2, a memory unit 3 consisting of a ROM or a RAM, a FAX control section 4, a LAN control section 5, an I/O device control unit 6, a storage device control unit 7, an image processing control unit 8, and an input control unit 12.
デジタル複写機１は、ＣＰＵ２、ＲＯＭやＲＡＭなどから構成されるメモリユニット３、ＦＡＸ制御部４、ＬＡＮ制御部５、入出力デバイス制御ユニット６、記憶装置制御ユニット７、画像処理制御ユニット８、入力制御ユニット１２を備えている。 - 特許庁 - A memory control unit 10 respectively adjusts and sets the position of an address generated to a window area adjacent to an image data area in the memory space of a memory part 14 by a memory controller 12, stores data different from supplied image data in the specified position of the address and reads the image data including the window area from the memory part 14 when read control signals are supplied to the memory part 14.
メモリ制御装置10は、メモリコントローラ12によってメモリ部14のメモリ空間における画像データ領域と隣接したウィンドウ領域に対して発生させるアドレスの位置をそれぞれ調整して設定し、供給される画像データと異なるデータを指定されたアドレスの位置に格納し、メモリ部14に読出し制御信号が供給された際にメモリ部14からウィンドウ領域も含めて画像データを読み出している。 - 特許庁 - After completing terminal processing, the control part 2 starts access to the memory card, a monitoring part 3 monitors the operation of the access and outputs an error signal to the control part 2, if the memory card is not operating, and the control part sets so as to connect a WAIT signal line to a terminal control part 4.
端子処理が完了してから制御部２がメモリカードにアクセスを開始し、その動作を監視部３が監視を行うことでメモリカードが動作していなければ制御部２へエラー信号を送出し、制御部２は端子制御部３へＷＡＩＴ信号線を接続するように設定を行う。 - 特許庁 - This bus monitor has: an accumulation data width setting part 7 set with an accumulation data width by the monitoring target system and a monitoring condition; an input register control part 6 for performing input control to an input register 1 by the set accumulation data width; and a memory control part 8 for performing writing control into a memory 2.
監視対象システムおよび監視条件により蓄積データ幅が設定される蓄積データ幅設定部７と、設定された蓄積データ幅により、入力レジスタ１への入力制御を行う入力レジスタ制御部６と、メモリ２への書込み制御を行うメモリ制御部８を有する。 - 特許庁 - Electronic equipment having a flash memory for storing a control program and an updating control program is provide with an interface to be connected with a network, and the control program to be updated and stored in the flash memory is fetched through the network with the updating control program.
制御プログラムおよび更新制御プログラムを格納するためのフラッシュメモリを有する電子機器において、ネットワークに接続するためのインターフェースを設け、前記フラッシュメモリに更新格納すべき制御プログラムを更新制御プログラムとともにネットワークを介して取り込むことを特徴とするもの。 - 特許庁 - An electronic control apparatus for an automobile compares a version of a control program stored in the nonvolatile memory with that of a control constant when starting, and executes the control program when both the versions are suited to each other, or executes a memory rewriting program when both the versions are not suited to each other.
自動車用電子制御装置が、起動時に、不揮発性メモリに格納されている制御プログラムと制御定数とのバージョンを比較し、適合するバージョンの場合には制御プログラムを実行し、バージョンが適合しない場合にはメモリ書き換えプログラムを実行するようにした。 - 特許庁 - Thus, when this control data is preferentially stored in the volatile memory, even before finishing storage of the whole control data group, the possibility of storing its control data in the volatile memory is enhanced when the control data using timing arrives.
そのため、この制御用データを優先的に揮発性メモリに記憶させるようにすれば、制御用データ群全体の記憶が終了する前でも、制御用データを使用するタイミングが到来した際にその制御用データが揮発性メモリに記憶されている可能性が高くなる。 - 特許庁 - When the display mode of the second display part 21 turns to a memory display mode as a result of an instruction by an application or the display mode determination processing by the control part 100, the control part 100 stores the display information in a memory within pixels of the second display part 21 and switches the second display part 21 to memory display from the memory within pixels.
また、アプリケーションの指示、または、制御部１００の表示モード判定処理により、第２表示部２１の表示モードがメモリ表示モードになった場合、制御部１００は、第２表示部２１の画素内のメモリに表示情報を保存し、第２表示部２１を画素内のメモリからのメモリ表示に切り替える。 - 特許庁 - When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503.
メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。 - 特許庁 - A memory control circuit 201 holds latencies to accesses of a plurality of memory modules 202-205 and switches, at the time of controlling activation and deactivation of page in the memory modules 202-205, the control method of the activation and deactivation of page based on the latencies of the memory modules 202-205.
メモリ制御回路２０１は、複数のメモリモジュール２０２〜２０５のアクセスに対するレイテンシを夫々保持し、複数のメモリモジュール２０２〜２０５のページの活性化及び非活性化を制御する際に、複数のメモリモジュール２０２〜２０５のレイテンシに基づいて、ページの活性化及び非活性化の制御方法を切り替える。 - 特許庁 - This first-in first-out memory has: a single port memory 14 performed with the writing and reading of data; and an input and output control part 12 controlling the writing of the data into the single port memory 14 or the reading of the data from the single port memory 14 according to at least one control signal inputted from the outside.
本発明の先入れ先出しメモリは、データの書き込みと読み出しが行われるシングルポートメモリ（１４）と、外部から入力される少なくとも１つの制御信号に応じて、シングルポートメモリ（１４）へのデータの書き込み、又はシングルポートメモリ（１４）からのデータの読み出しを制御する入出力制御部（１２）とを備える。 - 特許庁 - The invention includes the semiconductor device having a memory cell array having a nonvolatile memory cell, a page (region) included in the memory cell array and storing page data (region data), a WR latch circuit (first storage part) storing data from the memory cell array and after that outputting the data to the outside and a control circuit, and its control method.
本発明は、不揮発性メモリセルを有するメモリセルアレイと、メモリセルアレイに含まれ、ページデータ（領域データ）を記憶するページ（領域）と、メモリセルアレイからデータを格納し、その後データを外部に出力するＷＲラッチ回路（第１記憶部）と制御回路を有する半導体装置とその制御方法である。 - 特許庁 - This control method for the access control unit controlling the access to the plurality of memory modules has: a decision process for deciding the access situation to the plurality of memory modules; and an address setting change process for changing the address setting on the memory space corresponding to each memory module on the basis of the result of the decision.
また、複数のメモリモジュールに対するアクセスを制御するアクセス制御装置の制御方法であって、複数のメモリモジュールへのアクセス状況を判定する判定工程と、判定の結果に基づいて各メモリモジュールに対応するメモリ空間上のアドレス設定を変更するアドレス設定変更工程とを有する。 - 特許庁 - In the computer system, a memory control part 120 mounted on a mother board 100 is disabled by a disable signal 130b and a memory control part 220 is mounted onto a daughter card 210 and connected to a processor bus 101 later so that the addition of the memory state preserving device or expansion of main memory capacity can be attained.
コンピュータシステムに於いて、マザーボード１００に実装されたメモリ制御部１２０をディセーブル信号１３０ｂによりディセーブルし、メモリ制御部２２０をドータカード２１０に実装してからプロセッサバス１０１に接続することにより、メモリ状態保存装置の付加や主メモリ容量拡張の実現が図れることを特徴とする。 - 特許庁 - When a microcomputer 17 is first energized, first, data for correction regarding a thermopile 13 stored at a memory 15 for a sensor of the infrared ray temperature sensor 11 is written and preserved at an external memory 21 for control consisting of a non-volatile memory and data stored at the external memory 21 for control is written at a RAM19.
マイクロコンピュータ１７は、初めて通電されると、まず、赤外線温度センサ１１のセンサ用メモリ１５に記憶されたサーモパイル１３に関する補正用データを、不揮発性メモリからなる制御用外部メモリ２１に書き込んで保存し、制御用外部メモリ２１に記憶されたデータをＲＡＭ１９に書き込む。 - 特許庁 - For all the memory cells included in the first storage area 12, the control unit 20 performs control to polarize the memory cells into a first polarized state before data are written in each memory cell based on new data 32 entered from the outside, and then to polarize the memory cells into a second polarized state.
制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。 - 特許庁 - The memory control section 33 uses the two memory areas of the nonvolatile memory 13 for the purpose of storing information, erases information stored in one memory storing the older information, of the two memory areas, when power is supplied, and stores the new information in the erased memory area when power is cut off.
このメモリ制御部３３は、不揮発性メモリ１３の２つのメモリ領域を情報の記憶のために用い、電源の供給時には、２つのメモリ領域のうち古い前記情報が記憶されている一方のメモリ領域に記憶されている情報を消去し、電源の遮断時には、消去されたメモリ領域に、新しい前記情報を記憶する。 - 特許庁 - A semiconductor memory in the present invention comprises: a memory cell array 100 including multiple memory cells which are arranged in a form of matrix and are capable of accumulating an electric charge; row selection means for selecting a memory cell in a row direction of the memory cell array; and write control means for writing data by applying a write pulse to the memory cell selected by the row selection means.
本発明の半導体メモリは、行列状に配列され、電荷を蓄積可能な複数のメモリセルを備えたメモリセルアレイ１００と、メモリセルアレイの行方向のメモリセルを選択する行選択手段と、行選択手段によって選択されたメモリセルに書込みパルスを印加することによってデータの書込みを行う書込み制御手段とを有する。 - 特許庁 - The memory control system is provided with a memory 5 having plural memory banks 51 to 54 capable of independently storing row addresses, plural request devices 2, 6, 7 capable of accessing the memory 5 and a memory controller 4 for receiving access requests from respective request devices 2, 6, 7, selecting any one of the requests by arbitration and allowing the request device outputting the selected access request to access the memory 5.
それぞれが独立して行アドレスを保持することが可能な複数のメモリバンク５１〜５４を有するメモリ５と、該メモリ５にアクセス可能な複数の要求装置（２，６，７）と、これら要求装置からのアクセス要求を受け、調停によりいずれか１つのアクセス要求を選択してメモリ５へのアクセスを許可するメモリ制御装置４とを有する。 - 特許庁 - In a control method of a memory system 10 having a non-volatile memory 11 that is executed by a program 3 according to an embodiment, an unused memory area is acquired from an operating system 2 installed in an information processing apparatus 1 having a memory system to prohibit other programs from using the unused memory area, and an address of the unused memory area is acquired.
実施形態のプログラム３により実行される不揮発性メモリ１１を備えたメモリシステム１０の制御方法は、メモリシステムを備えた情報処理装置１に搭載されたオペレーティングシステム２から未使用記憶領域を取得し、未使用記憶領域の他のプログラムによる利用を禁止し、未使用記憶領域のアドレスを取得する。 - 特許庁 - This nonvolatile memory card includes: two or more memory card controllers having different standards; a memory card controller changeover switch making one of the memory card controllers in an effective state by a changeover from the outside; and a nonvolatile memory read or written with data from an external device by control of the memory card controller in the effective state.
２つ以上の異なる規格のメモリーカードコントローラと、外からの切り替えによりメモリーカードコントローラのうちの一つを有効な状態にするメモリーカードコントローラ切替スイッチと、有効な状態であるメモリーカードコントローラの制御により外部の装置からデータを読み込まれ若しくは書き込まれる不揮発性メモリーを含む不揮発性メモリーカードを提供する。 - 特許庁 - The control unit 60 of the quantity of state initializes the contents stored in the memory 61a based on at least either of the detected value stored by the engine control unit 100 and the control target value after resuming feeding into the memory 61a.
状態量制御ユニット６０は、メモリ６１ａに対する給電が再開された後に機関制御ユニット１００が記憶する検出値の値及び制御目標値の値の少なくとも一方に基づいてメモリ６１ａの記憶内容を初期化する。 - 特許庁 - To provide an electronic control device for a vehicle capable of completing initialization of a memory until the electronic control device is started by a main switch even if data destruction occurs in the memory while the electronic control device is not used.
電子制御装置が使用されていない間にメモリのデータ破壊があったとしても、メインスイッチにより電子制御装置が起動されるまでにそのメモリの初期化を完了させることが可能な車両用電子制御装置を提供する。 - 特許庁 - A memory card 14 is connected to a main control part 13 and when the main control part 13 is placed in setting mode, the main control part 13 generates an arbitrary regular code, and then writes it to the memory card 14 and also displays it on a liquid crystal display part 7b of a terminal device 7.
主制御部１３にメモリカード１４を接続し、主制御部１３を設定モードにすると、主制御部１３は任意の正規コードを作成し、メモリカード１４に書き込むとともに端末装置７の液晶表示部７ｂに表示させる。 - 特許庁 - When the residual capacity of the card is lost during execution of video recording, a memory card control section 12 informs a control section 8 about the loss of the memory card capacity, and the control section 8 controls an OSD display circuit 5 to display a message for urging a user to replace the card.
録画実行中にカード残容量が無くなると、メモリカード制御部１２は制御部８にメモリカード容量が無くなったことを通知し、制御部８はＯＳＤ表示回路５を制御しユーザにカード差し替えを促すメッセージを表示する。 - 特許庁 - This image pickup device consists of a photoelectric conversion means, a drive means, an A/D conversion means, a signal processing means, a detection arithmetic means, an exposure control arithmetic means, a memory means, a gain control means, a memory control means and a video signal output means.
光電変換手段と、駆動手段と、Ａ／Ｄ変換手段と、信号処理手段と、検波演算手段と、露光制御演算手段と、メモリ手段と、ゲイン制御手段と、メモリコントロール手段と、映像信号出力手段から構成される。 - 特許庁 - An interruption control circuit 24 stops the process being executed by issuing an interruption to the CPU 1 and with the instruction of the memory over-write control circuit 25, the write/read/erase control circuit 16 over-writes the data stored in the memory cell 6.
割り込み制御回路２４は、ＣＰＵ１に割り込みをかけて実行中の処理を停止させ、メモリ上書き制御回路２５の指示により、書き込み／読み出し／消去制御回路１６がメモリセル６に格納されているデータの上書きを行う。 - 特許庁 - To provide a construction machine control device capable of efficiently adjusting reading of a program part from a memory part and writing of data into the memory part in conducting control of travel or work of a construction machine and data control by a microprocessor.
建設機械の走行や作業等の制御及びデータ管理をマイクロプロセッサで行う場合に、記憶部からのプログラム部分の読み出しと該記憶部へのデータの書き込みを効率良く調整することができる建設機械制御装置を提供すること。 - 特許庁 - The data processing circuit 45 has: a memory for storing inputted control data; and a control section for selectively storing control data on a peripheral region including the position of defects in a memory, based on the defect data obtained by a defect inspection machine.
データ処理回路４５は、入力された制御データを格納するためのメモリと、欠陥検査機で得られた欠陥データに基づき、欠陥の位置を含む周囲領域に関する制御データを選択的にメモリに格納させる制御部とを備えている。 - 特許庁 - The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.
この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁 - To provide a printing control device for performing efficient printing control, by fully ensuring the processing operation of a CPU in particular, relating to a memory access control device for use in storing a plurality of pieces of color data into a memory via a line buffer.
本発明は複数の色データをラインバッファを介してメモリに保存する際のメモリアクセス制御装置に関し、特にＣＰＵの処理動作を充分確保し、効率よい印刷制御を行なう印刷制御装置を提供するものである。 - 特許庁 - The column control circuit 2 and the raw control circuit 3 execute data write-in operation for applying voltage required for writing data in the memory cell of the memory cell array 1 and data erasing operation for applying data required for erasing of data to the other memory cell simultaneously.
カラム制御回路２及びロウ制御回路３は、メモリセルアレイ１の一のメモリセルにデータの書き込みに必要な電圧を印加するデータ書き込み動作と、他のメモリセルにデータの消去に必要な電圧を印加するデータ消去動作とを同時に実行する。 - 特許庁 - The memory end terminal resistance control part 7 outputs an ODT control signal for controlling use of an ODT or nonuse thereof in each of the plurality of memory elements, and the ECC circuit 8 detects an error of a data output from the plurality of memory elements.
メモリ終端抵抗制御部７は、複数のメモリ素子毎にＯＤＴを使用とするか未使用とするかを制御するためのＯＤＴ制御信号を出力するＥＣＣ回路８は、複数のメモリ素子から送出されるデータのエラーを検出する。 - 特許庁 - A dual port memory is used to allocate an image signal read control circuit and an image signal write control circuit to ports of the dual port memory, respectively, and the dual port memory is worked substantially in a simultaneously operating manner to further quickly and further efficiently binarize the image.
デュアルポートメモリを使用して、画像信号読み出し制御回路と画像信号書き込み制御回路をデュアルポートメモリのポートにそれぞれ割り振り、そのデュアルポートメモリを略同時進行的にワーキングさせて映像をより早く、より効率的に２値化させる。 - 特許庁 - Before data writing for one memory block in the plurality of memory blocks is completed, the control circuit starts the data writing for a memory block different from the one block and, thereby, includes a control logic 400 which permits parallel processing of the writing operation.
上記制御回路は、上記複数のメモリブロックにおける一つのメモリブロックに対するデータ書込みが完了する前にそれとは別のメモリブロックに対するデータ書込みを開始することによって、書込み動作の並列処理を可能とする制御ロジック（４００）を含む。 - 特許庁 - The memory interface unit outputs control signals in response to the read command signal or write command signal, generates a memory clock signal on the basis of a system clock signal, and changes the frequency of the memory clock signal in response to a frequency change control signal.
メモリインターフェース装置は読出しコマンド信号または書込みコマンド信号に応答して制御信号を出力し、システムクロック信号に基づいてメモリクロック信号を発生させ、周波数変更制御信号に応答してメモリクロック信号の周波数を変更する。 - 特許庁 - An internal memory control circuit 15 and an external memory control circuit 16 are provided for an input interface 11, an error correcting circuit 12, an error detecting circuit 13, and an output interface 14, and both circuits 15 and 16 and an internal memory 16 constitute a CD-ROM decoder 10.
入力インタフェース１１、誤り訂正回路１２、誤り検出回路１３及び出力インタフェース１４に対して、内部メモリ制御回路１５及び外部メモリ制御回路１６を設け、内部メモリ１６と共にＣＤ−ＲＯＭデコーダ１０を構成する。 - 特許庁 - When the writing and the reading of the data to the single port memory 14 are simultaneously required by the control signal, the input and output control part 12 performs one of the writing of the data into the single port memory 14 and the reading of the data from the single port memory 14.
入出力制御部（１２）は、制御信号によって、シングルポートメモリ（１４）に対するデータの書き込みと読み出しが同時に要求された場合に、シングルポートメモリ（１４）へのデータの書き込みとシングルポートメモリ（１４）からのデータの読み出しのいずれか一方を行う。 - 特許庁 - A rotating cam part grinding data memory part 55, a revolving pin part grinding data memory part 56 and a rotating round body grinding data memory part 57 are provided on a RAM 45 provided on a control part 42 of a numerical control device 41, and a grinding data selection part 58 is provided.
数値制御装置４１の制御部４２に設けたＲＡＭ４５に回転カム部研削データ記憶部５５、公転ピン部研削データ記憶部５６及び回転真円体研削データ記憶部５７を設けるとともに、研削データ選択部５８を設ける。 - 特許庁 - To provide a safe transfer method for data for a programmable circuit, which is provided with a control unit, a read only memory(ROM) having data to be transferred, a writable memory and a data bus for connecting the ROM and the writable memory, for controlling the data bus with the control unit.
制御ユニット、転送されるデータを有する読出し専用メモリ、書込み可能なメモリおよび読出し専用メモリと書込み可能なメモリを接続するデータバスを備え、データバスは制御ユニットで制御されるプログラム可能な回路のデータの安全な転送方法。 - 特許庁 - When the operator directs to start storing by a memory starting interface 119, a memory control part 116 starts storing an ultrasonogram in a memory corresponding to an image mode effectively set by an image mode control part 104 out of memories 111-115.
操作者が記憶開始インタフェース１１９によって記憶開始を指示すると、メモリ制御部１１６はメモリ１１１〜１１５のうち画像モード制御部１０４によって有効に設定されている画像モードに対応するメモリへの超音波画像の記憶を開始する。 - 特許庁 - When a memory image print control section 8 receives a print instruction from the computer 130 or 140 until the timer 10 expires, the memory image print control section 8 allows a recording section 4 to print out the received image stored in the memory 5 accordingly.
タイマ満了値になるまでの間に、メモリ画像印刷制御部８がコンピュータ１３０又は１４０から印刷指示を受信すると、これに応じてメモリ画像印刷制御部８はメモリ５に蓄積された当該受信画像を記録部４で印刷させて出力させる。 - 特許庁 - The primary body part is equipped with a first memory 102 and a control part 70 which accesses the first memory and a developing unit 20 is equipped with a second memory 201 which can be accessed by the control part 70 through a connector 301 having connection terminals arrayed in a column.
本体部に、第１メモリ１０２と、第１のメモリにアクセスする制御部７０とを備え、現像ユニット２０は、制御部７０によって、接続端子が列状に配列されたコネクタ３０１を介してアクセス可能に構成された第２メモリ２０１を備えた。 - 特許庁 - A power supplying part 105 supplies a power supplied from the outside of a semiconductor memory 1 to a control part 102, and simultaneously stores a power necessary for the control part 102 to save storage data on a volatile memory 103 to a non-volatile memory 104.
電力供給部１０５は、半導体記憶装置１の外部から供給された電力を制御部１０２等に供給しつつ、制御部１０２が揮発メモリ１０３上の記憶データを不揮発性メモリ１０４に退避するのに必要な電力を蓄積する。 - 特許庁 - The redundant data storage system 100 is provided comprising a first controller 108A1 with top-level control of a first memory space 128A1 and a second controller 108A2 with top-level control of a second memory space 128A2 different than the first memory space.
冗長データ記憶システム１００は、第１のメモリ空間１２８Ａ１のトップレベル制御を行う第１の制御装置１０８Ａ１と、第１のメモリ空間とは異なる第２のメモリ空間１２８Ａ２のトップレベル制御を行う第２の制御装置１０８Ａ２とを含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
