「Control array」を含む例文一覧(1621)
＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 32 33 次へ＞- A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).
フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁 - Two lower bits of an address is inputted to a bank control circuit BCL and which cell array in the bank A or B uses the corresponding sense amplifier is selectively controlled.
そして、アドレスの下位２ビットがバンク制御回路ＢＣＬに入力され、バンクＡとバンクＢのいずれのセルアレイがセンスアンプを用いるかを選択制御する。 - 特許庁 - The imaging device 1 includes an imaging lens 11, a microlens array 12, an imaging element 13, an image processing unit 14, an imaging element driving unit 15, and a control unit 16.
撮像装置１は、撮像レンズ１１、マイクロレンズアレイ１２、撮像素子１３、画像処理部１４、撮像素子駆動部１５、制御部１６を備える。 - 特許庁 - To provide a technique for collecting failure information data for a failure of a transport control processor core in a disk array device including a multicore processor.
マルチコアプロセッサを備えたディスクアレイ装置において，トランスポート制御用のプロセッサコアの障害発生時に，障害情報データを採取する技術を提供する。 - 特許庁 - To achieve a reduction of the power consumption in a liquid crystal display in which a digital memory and its control signal generating circuit are formed on an array substrate.
ディジタルメモリとその制御信号発生回路をアレイ基板上に形成した液晶表示装置において、消費電力の低減を実現する。 - 特許庁 - A control circuit makes voltage VRESET+N*Vα change based on a position of selection memory cells MC10-MC13 in the memory cell array MA.
制御回路は、電圧ＶＲＥＳＥＴ＋Ｎ＊ＶαをメモリセルアレイＭＡ内での選択メモリセルＭＣ１０〜ＭＣ１３の位置に基づいて変化させる。 - 特許庁 - The disk array system comprises a plurality of logical volumes configured of disk devices, and a disk control section which controls I/O of data to the logical volumes.
ディスクアレイシステムは、ディスクデバイスから構成される複数の論理ボリュームと、論理ボリュームへのデータの入出力を制御するディスク制御部とを有する。 - 特許庁 - To provide an antenna control device which is made a few manufacturing processes and has a sharp beam and a large beam tilt amount, and to provide a phased-array antenna using the device.
製造工数が少なく、先鋭なビームと大きなビームチルト量を有するアンテナ制御装置、及びそれを用いたフェイズドアレイアンテナを提供する。 - 特許庁 - An output control part outputs the pixel value data of a plurality of pixels selected in accordance with an array of frame image composing pixels in parallel to a transmission cable.
出力制御部はフレーム画像構成画素の配列に従って選択した複数画素の画素値データを伝送ケーブルに並列出力する。 - 特許庁 - An image pattern is stored in a computer and the direct write system directly illuminates a wafer to define a portion of the polymer array through electronic control for the pixel of the spatial light modulator.
画像パターンはコンピュータに格納され、空間光変調器の画素の電子制御を介して直接ウエハを照射し、ポリマーアレイの一部を定める。 - 特許庁 - To provide a disk array device and its control method which can adjust the degree of priority of a reading or writing processing and a firmware processing.
読み込みまたは書き込み処理とファーム処理との優先度を調整することのできるディスクアレイ装置およびその制御方法を提供すること。 - 特許庁 - To provide an array which efficiently uses a back-haul network for efficiently transporting a control traffic and a bearer traffic with high reliability.
制御トラフィックとベアラ・トラフィックを効率的かつ信頼性良く輸送するためにバックホール・ネットワークを効率的に使用する配列を提供すること。 - 特許庁 - To control the space of a light emission point of each semiconductor laser chip by self-alignment in a semiconductor laser element array which is subjected to hybrid integration.
ハイブリッドに集積化する半導体レーザ素子アレイにおいて、各半導体レーザチップの発光点の間隔を自己整合的に制御できるようにする。 - 特許庁 - An array control circuit 12 performs access operation in accordance with an access start signal/AE, and performs refresh operation in accordance with the refresh start signal/REFE.
アレイ制御回路１２はアクセス起動信号／ＡＥに応じてアクセス動作を行い、リフレッシュ起動信号／ＲＥＦＥに応じてリフレッシュ動作を行う。 - 特許庁 - This semiconductor memory 5 has an interface 10, a memory cell array 11, a YUV-RGB conversion circuit 121, an α blend circuit 122 and a control circuit 124.
半導体メモリ５は、インタフェース１０、メモリセルアレイ１１、ＹＵＶ−ＲＧＢ変換回路１２１、αブレンド回路１２２および制御回路１２４を有する。 - 特許庁 - The array antenna 10 is provided with a cavity conductor 1, a plurality of slot lines SL1 to SL7, variable capacity elements VC1 to VC7, and a control circuit 2.
アレーアンテナ１０は、空洞導体１と、複数のスロット線路ＳＬ１〜ＳＬ７と、可変容量素子ＶＣ１〜ＶＣ７と、制御回路２とを備える。 - 特許庁 - A control circuit (200) is connected to an internal bus (180), controls operation of the array type processor unit (300) and transmits/receives the data via the internal bus (180).
制御回路（２００）は、内部バス（１８０）に接続され、アレイ型プロセッサ部（３００）の動作を制御し、内部バス（１８０）を介してデータを授受する。 - 特許庁 - An input/output control circuit 20 is formed along one side of a memory cell array 17 disposed between a data input pad 11 and a data output pad 14.
データ入力パッド１１とデータ出力パッド１４との間に配置されたメモリセルアレイ１７の一方の側に、入出力制御回路２０を形成している。 - 特許庁 - Therefore, a system LSI in which current consumption in the memory array is reduced can be realized by performing fine clock control.
したがって、きめ細かなクロック制御を行なうことによりメモリアレイにおける消費電流が低減されたシステムＬＳＩを実現することが可能となる。 - 特許庁 - To provide a semiconductor memory device for which the timing control can be facilitated and a layout size is reduced by arranging a word line drivers at one side of a memory cell array.
メモリセルアレイの片側にワード線ドライバを配置して、タイミング制御を容易にし、また、レイアウトサイズを小さくする半導体記憶装置を提供するものである。 - 特許庁 - To constitute or improve a device of a kind determined in the first place for allowing simple array control for a wide measuring domain.
広い測定領域ためにも簡単な配列制御が可能となるように、最初に求められた種類の装置を構成するか、或いは改良すること。 - 特許庁 - A delay control part 16 receives a caller position estimation result and sets delay by which the focus of a delay sum array faces the estimated caller position in delay units 121 to 12M.
遅延制御部１６は、話者位置推定結果を受け推定話者位置に遅延和アレーの焦点が向くような遅延を遅延器１２_1〜１２_Mに設定する。 - 特許庁 - In this address converting circuit 23, a memory array is divided into a test program region 32 and a memory region 31 to be tested in accordance with the control signal for test.
このアドレス変換回路２３は、テスト用制御信号に応じて、メモリアレイがテストプログラム領域３２とテスト対象メモリ領域３１とに分割される。 - 特許庁 - The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.
メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁 - A local decoder is arranged in common with first and second two cell array sections, either of them is selected by a control signal from a main word line driving section.
第１、第２の二つのセルアレイ部に共通にローカルデコーダを配置して、メインワードライン駆動部からの制御信号でいずれかを選択するようにした。 - 特許庁 - A bank leaf cell is generated, by continuously placing Y bank control circuit leaf cells and cell array leaf cells, using a first lower placement template (step ST1).
第１の下位配置テンプレートを用いてバンク制御回路リーフセル及びセルアレイリーフセルをＹ個連続して配置して、バンクリーフセルを生成する（ステップＳＴ１）。 - 特許庁 - A drive control circuit has a circuit for generating a voltage applied to a coil array by utilizing an analog variation of an output signal from a magnetic sensor.
駆動制御回路は、磁気センサの出力信号のアナログ的変化を利用してコイル列への印加電圧を生成する駆動制御回路を備える。 - 特許庁 - To provide transmission/reception frequency division multiplex wireless equipment that has a transmission/reception array antenna to realize simple and highly accurate transmission beam pattern control.
簡易でかつ高精度な送信ビームパタン制御を実現する、送受信アレーアンテナを有する送受信周波数分割多重無線装置を提供する。 - 特許庁 - An imaging apparatus 1 includes an imaging lens 11, a lens array 12, an image sensor 13, an image processing part 14, an image sensor drive part 15, and a control part 16.
撮像装置１は、撮像レンズ１１、レンズアレイ１２、イメージセンサ１３、画像処理部１４、イメージセンサ駆動部１５および制御部１６を備える。 - 特許庁 - To provide a disk array device and its control method which can automatically allocate a normal recording area where restored data can be rewritten.
復元したデータを再書き込み可能な正常な記録領域を自動的に割り当てることのできるディスクアレイ装置およびその制御方法を提供すること。 - 特許庁 - The directional characteristics switching means 20 supplies control voltage sets CVL1 to CVL8 to the varactor diodes 11 to 18 and switches directional characteristics of the array antenna 10.
指向性切換手段２０は、制御電圧セットＣＶＬ１〜ＣＶＬ８をバラクタダイオード１１〜１８へ供給し、アレーアンテナ１０の指向性を切換える。 - 特許庁 - To efficiently exchange control firmware for extending the function of a disk array device mounted with a cache mechanism including a multiplexed non-volatile cache.
多重化された不揮発性のキャッシュを含むキャッシュ機構を搭載したディスクアレイ装置の機能拡張のための制御ファームウェアの交換を効率的に行う。 - 特許庁 - The directivity switching means 30 supplies the twelve varactor diodes with a set of control voltage CVL1 to CVL12 to switch the directivity of the array antenna 20.
指向性切換手段３０は、制御電圧セットＣＶＬ１〜ＣＶＬ１２を１２個のバラクタダイオードへ供給し、アレーアンテナ２０の指向性を切換える。 - 特許庁 - To reduce operator's operation loads by applying a control firm to a storage device even during the operation of a display array device.
ディスクアレイ装置が稼働中であっても記憶装置の制御ファームの適用を実行できるようにし、オペレータの作業負担を軽減できるようにする。 - 特許庁 - A second control voltage set is set in each variable reactance element, current on each element is measured, and input impedance of the array antenna system is measured.
各可変リアクタンス素子に第２の制御電圧セットを設定し、各素子上の電流を測定し、アレーアンテナ装置の入力インピーダンスを測定する。 - 特許庁 - To provide a non-volatile semiconductor memory equipped with an erasion voltage control circuit in which the area occupancy rate of a memory cell array is never reduced.
メモリセルアレイの面積占有率を低下させることのない消去電圧制御回路を備えた不揮発性半導体記憶装置を提供する。 - 特許庁 - Corresponding ones of the individually controllable elements M in the array of individually controllable elements M are configured to actuate based on receiving a corresponding one of the differential control signals.
個別制御可能素子Ｍのアレイに含まれる各個別制御可能素子Ｍは、それぞれ対応する差動制御信号の受信にもとづいて作動する。 - 特許庁 - Each.unit in the reference cell array 200 is constituted of plural reference cells connected in series between circuits 210 which control the sense amplifier circuit 300 and a reference cell.
基準セルアレイ内の各ユニットは、感知増幅器回路と基準セルとを制御する回路の間に直列連結された複数の基準セルで構成される。 - 特許庁 - To compensate for an effect of temperature variation on a control system which performs image stabilization by moving an electronic array light sensor in relation to a lens.
電子式アレイ型光センサをレンズに対して動かすことによって画像安定化を行う制御システムに対する温度変動の影響を補償する。 - 特許庁 - To provide an adaptive array antenna device for stably realizing directivity control and waveform equalization even in an environment in which the quality of transmission is sharply degraded under a multi-path environment.
マルチパス環境下で、伝送品質が著しく劣化した環境でも安定に指向性制御と波形等化を行う適応アレイアンテナ装置を提供する。 - 特許庁 - An access control filter module 206 of a Web server 103 previously forms a virtual path name array 210 from a virtual path name information table 202, and registers it.
Ｗｅｂサーバ１０３のアクセス制御フィルタモジュール２０６は、仮想パス名情報テーブル２０２から仮想パス名配列２１０を予め生成して登録する。 - 特許庁 - A micro temperature sensor 8, a micro pressure sensor 9 and a gas analyzer 10 control operation of the micro pump array 5 through a mounted microcomputer 11.
マイクロ温度センサ８、マイクロ圧力センサ９およびガス分析器１０は、搭載されたマイクロコンピュータ１１を介してマイクロポンプアレイ５の動作を制御可能である。 - 特許庁 - The drive control circuit makes the effective value of the drive voltage supplied to the coil array reduced, when the coil temperature detected by the temperature sensor exceeds a predetermined threshold.
駆動制御回路は、温度センサで検出されたコイル温度が所定の閾値を超えたときにはコイル列に供給する駆動電圧の実効値を低減させる。 - 特許庁 - To obtain an antenna system which does not require many antenna installation spaces by setting a proper tilt angle to an adaptive array antenna for performing directivity control in a vertical plane.
垂直面内の指向性制御を行う適応アレーアンテナに適切なチルト角を設定し、多くのアンテナ設置スペースを要しないアンテナ装置を得ること。 - 特許庁 - To provide a TDM apparatus of a time division multiplexing system that performs highway timing control using option boards to freely switch the array of time slots.
各オプションボードでハイウェイタイミング制御を行い、タイムスロットの並びを自由に入れ替えることができる時分割多重方式のＴＤＭ装置を提供する。 - 特許庁 - The junction box 11 converts the scanning angle control signal into a fixed value without delay, before the signal is input to a phased array antenna 6.
ジャンクションボックス１１は、走査角制御信号がフェーズドアレイアンテナ６に入力される前に、遅延無く走査角制御信号を固定値に置換する。 - 特許庁 - A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.
データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁 - A reactance control type directional antenna array has a single central monopole or dipole as a radiator to be directly excited by a power supply system.
リアクタンス制御式指向性アンテナ・アレイが、給電系により直接励起される放射素子として、単一の中央モノポールまたはダイポールを有する。 - 特許庁 - To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.
より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁 - A directivity generation part 203 forms the directivity of a microphone array according to the arrival direction setting signal set by the directivity control part 201.
指向性形成部２０３は指向性制御部２０１によって設定された到来方向設定信号に基づいてマイクロフォンアレイの指向性を形成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
