When a packet is received by a shared high-level linkcontroller, data signal groups are processed and placed in a temporary storage unit. 共有された高レベル・データ・リンク・コントローラによりパケットが受け取られる時、データ信号群が処理され、そして一時的な記憶ユニットの中に配置される。 - 特許庁
When a packet is received by a shared high level data linkcontroller, the data signal groups are processed and placed in a temporary storage unit. 共有された高レベル・データ・リンク・コントローラによりパケットが受け取られる時、データ信号群が処理され、そして一時的な記憶ユニットの中に配置される。 - 特許庁
The link transaction layer controller 200 is made operable so as to emulate a microcontroller function and addresses and data are transferred to the peripheral unit 210. リンク・トランザクション層コントローラ200はマイクロコントローラ機能をエミュレートするよう動作可能で、アドレスはデータと共に周辺装置210に転送される。 - 特許庁
Furthermore, the peripheral unit 210 transmits the address and data information to the link transaction layer controller 200, and the controller processes the received address and data and transmits them to a remote node. また、アドレスおよびデータ情報を周辺装置210からリンク・トランザクション層コントローラ200に送信することができ、該コントローラは受信したアドレスおよびデータを処理してそれを遠隔ノードに送信する。 - 特許庁
The controller 130 includes a link mechanism drive command unit 140 for controlling the position of the link mechanism and drive power based on a power and each input position of the plurality of linear encoders 120 A-F. 制御部130は、算出された上記力と入力された複数のリニアエンコーダ120A〜Fのそれぞれの位置に基づいて、リンク機構の位置および駆動力を制御するリンク機構駆動指令部140を含む。 - 特許庁
The data transfer controller is provided with an interface circuit 110 to which data having data unit of K bits are inputted through an interface bus and a linkcontroller 100 which generates a packet to be transmitted through a serial bus. データ転送制御装置は、1つのデータ単位がKビットとなるデータがインターフェースバスを介して入力されるインターフェース回路110と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ100を含む。 - 特許庁
The third internal circuit is configured by a plurality of circuit modules, and can be controlled by the central processing unit and the event linkcontroller in parallel. 前記第3の内部回路は、複数の回路モジュールで構成され、前記中央処理装置と前記イベントリンクコントローラにより並列に制御されることが可能である。 - 特許庁
A buffer controller 13 stores a second table indicating association between identifiers in a buffer 14 which are accessible by a stream processor 21 and the stream link numbers, determines a targeted buffer into which unit data input by the stream separator 11 is to be written based on the second table, and writes the unit data into the targeted buffer. バッファ制御部13は、ストリーム処理器21からアクセス可能なバッファ14の識別子と、ストリームリンク番号と、の対応を示す第2テーブルを保持し、ストリーム分離器11から入力された単位データの書き込み先のバッファを、第2テーブルに基づいて決定して書き込む。 - 特許庁
A subscriber side unit 6 contains a plurality of ISDN subscribers 8 and has a subscriber side controller 7 having a relay function for frames specified by a link access protocol LAP and part of a termination function, and is connected to a relay line 9. 加入者側装置6は、複数のISDN加入者8を収容し、リンクアクセスプロトコルLAPにより規定されるフレームのリレー機能及び一部終端機能を持つ加入者側制御装置7を有し、中継回線9に接続される。 - 特許庁
In the case that the monitor controller 1 provided with a gateway function and a client unit 2 are interconnected by a serial line 4, a protocol of a data link layer specified in the open system interconnection OSI model such as a point-to-point PPP protocol is used. 監視制御装置1とクライアント機器2とをシリアル回線4で接続する場合において、OSI(Open Systems Interconnection)モデルに規定されたデータリンク層のプロトコル、例えばPPP(Point to Point Protocol)を用いる。 - 特許庁
In the case in which a CPU unit connected to the upstream port of a serial connect switch for mutually connecting the plurality of CPU units (4-0 to 4-3) can not be operated and a link to a switch 10 can not be established, a management controller 30 in a switch unit 10 is selected as a device of the upstream port by switching. 複数のCPUユニット(4−0〜4−3)を相互接続するシリアルコネクトスイッチ(10)のアップストリーム・ポートに接続されたCPUユニットが動作できず、スイッチ(10)との間でリンクを確立できない場合は、切り替えにより、スイッチユニット(10)内の管理コントローラ(30)をアップストリーム・ポートのデバイスとして選択する。 - 特許庁
The method includes a step of registering a plurality of contact addresses about the users in the controller entity, a step of receiving the request for the communication link to the user in the controller entity, a step of inquiring the information about the way to process the request to a user-information memory unit, and a step of processing the request in accordance with the information from the user-information memory unit. この方法は、ユーザに関する複数のコンタクトアドレスをコントローラエンティティ内に登録する段階と、ユーザに対する通信リンクのための要求をコントローラエンティティにおいて受け取る段階と、この要求をどのように処理すべきかに関する仕方に関する情報をユーザ情報記憶装置に問い合わせる段階と、ユーザ情報記憶装置からの情報にしたがってその要求を処理する段階と、を含む。 - 特許庁
The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a linkcontroller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92. データ転送制御装置は、システムバスを介して接続されるホストデバイス5との間でのインターフェース処理を行うインターフェース回路92と、シリアルバスを介して受信したパケットの解析を行い、1つのデータ単位がKビットとなるデータをインターフェース回路92に出力するリンクコントローラ90とを含む。 - 特許庁
In a streamed noise detector/interrupter 100 inserted into the line of a bidirectional CATV system, a controller 20 detects the streamed noise level of a reverse link signal in a specified band, interrupts the band of reverse link signal when the detected streamed noise level reaches a specified threshold level, and transmits a data signal including error notification having the address of the unit. 双方向CATVシステムにおける回線に挿入される流合雑音検出遮断装置100において、コントローラ20は、上り回線信号の所定の帯域の流合雑音レベルを検出し、検出した流合雑音レベルが所定のしきい値以上となったとき、上記回線のうちの上り回線信号の帯域を遮断し、装置アドレスを有するエラー通知を含むデータ信号を送信するように制御する。 - 特許庁
To provide a method which is used in a wireless transmitting/receiving unit (WTRU10) and WTRU used to control a wireless communication packet switched (PS) data flow on a plurality of radio access bearer (RABs) between a radio linkcontroller (RIC18) and an internet protocol relays (IPR16, 26). 無線リンクコントローラ(RIC18)とインターネットプロトコルリレー(IPR16、26)との間の複数の無線アクセスベアラ(RABs)上のワイヤレス通信パケット交換(PS)データフローを制御するため使用される、ワイヤレス送受信ユニット(WTRU10)およびWTRUにおいて用いられる方法を提供する。 - 特許庁
A controller 222 of a switch unit 202 checks whether CPU units 201-0 to 201-3 are mounted before a link of each port of a switch 221 is established, and performs control to set a port to which one of the mounted CPU units is connected, as an upstream port and the other port as a down stream port. スイッチユニット202のコントローラ222は、スイッチ221の各ポートのリンクが確立する前にCPUユニット201−0〜201−3が実装されているか否かを確認し、実装されているCPUユニットの1つが接続されているポートをアップストリーム・ポートに設定し、他のポートをダウンストリーム・ポートに設定する制御を行う。 - 特許庁