「Core Data」を含む例文一覧(547)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- A data buffer circuit outputs first writing data received in a preceding writing cycle to the core part responding to the rise of a writing control signal, and receives second writing data from the outside responding to the fall of a writing control signal.
データバッファ回路は、先行する書込みサイクルにおいて受信した第１の書込みデータを書込み制御信号の立ち上がりに応答してコア部に出力し、書込み制御信号の立ち下りに応答して第２の書込みデータを外部から受信する。 - 特許庁 - When data consisting of a header and a data are transferred mutually between input/output equipment and a core 10, a CPU 123 compares and verifies a data transfer time lag time with the time for assembling the header and data into a single packet to control switching between an individual transfer for the header and data and a transfer for assembling the header and data into a single packet.
入出力機器とコア部１０との相互間において、ヘッダ部とデータ部からなるデータを転送する際に、データ転送タイムラグ時間とヘッダ部とデータ部を１つのパケットに組み立てる組立時間とをＣＰＵ１２３が比較検証して、ヘッダ部とデータ部との個別転送処理と、ヘッダ部とデータ部とを１つのパケットとして組立てる転送処理とを切り替え制御する構成を特徴とする。 - 特許庁 - Core selection MUXs 11-14 are connected to the input side of a whole part or a part of a plurality of storage areas 21-24 for holding, and configured to select from which core output data is to be input to the corresponding storage areas 21-14.
コア選択ＭＵＸ１１〜１４は、複数の保持用記憶領域２１〜２４の全部または一部の入力側に接続され、対応する記憶領域２１〜２４にいずれのコアからの出力データを入力するかを選択する。 - 特許庁 - The data processing apparatus comprises a processor core for executing instructions from any of a plurality of instruction sets, and a prefetch unit for prefetching instructions from a memory prior to sending the instructions to the processor core for execution.
データ処理装置は複数の命令セットのうちのいずれかからの命令を実行するためのプロセッサコアと、メモリからの命令を実行のためにプロセッサコアに送る前にこの命令をプリフェッチするためのプリフェッチユニットとを備える。 - 特許庁 - A control section 24 controls the position of the wire feeding nozzle 10 or the rotational angle of the core 60 based on data transmitted from the winding section diameter measuring instrument 21 or the wire diameter measuring instrument 22 when a wire 70 is wound around the winding section of the core 60.
制御部２４では、巻芯部径測定器２１や線材径測定器２２から送られてきたデータに基づいて、線材供給ノズル１０の位置やコア６０の回転角を制御して、線材７０をコア６０の巻芯部に巻付ける。 - 特許庁 - In a core 10i, data written by a core 10i-1 to a specific area of a main memory 2 are read, compared 32 with an evaluation reference value 31, and when the comparison result is not coincident, an error notification is given to a diagnosis control unit 11.
コア１０iにおいて、メインメモリ２の特定領域にコア１０i-1によって書き込まれたデータが読み込まれ、評価基準値３１と比較３２され、比較結果が一致しなければ、エラー通知を診断制御部１１に通知する。 - 特許庁 - When a core wound with a roll sheet is set at the rotary section 42 such that the protrusion 41 is fitted in a recess made in the inner circumference of the core, the switches 61-64 are turned on/off depending on an opening made in the inner circumference of the core and media detection data is acquired.
ロール状に用紙が巻き付けられた巻芯が回転部４２に、その凸部４１が巻芯の内周に形成された凹部と嵌合するように装着されると、巻芯の内周に形成された開口部に応じて、スイッチ６１乃至６４がオン又はオフとなり、メディア検出データとして取得される。 - 特許庁 - It is possible to simultaneously establish two system connections using the cross buss switch and to realize high speed data transfer with high parallelism between a CPU core 112, a CODEC 418 and a DRAM 116.
このクロス・バスイッチにより２系統の接続を同時に確立することができ、ＣＰＵコア１１２，ＣＯＤＥＣ４１８，ＤＲＡＭ１１６間で並列性の高い高速データ転送を実現できる。 - 特許庁 - Besides, the data processing system 100 is provided with input devices 162A and 162B for receiving control input for specifying which processing core is to be used.
データ処理システム１００はまた、いずれの処理コアが用いられるべきかを特定する制御入力を受信する入力装置１６２Ａ，１６２Ｂを含む。 - 特許庁 - To provide a data processor capable of executing exclusive control by a small circuit scale to a required address of a local memory or a shared memory of a processor core.
プロセッサコアのローカルメモリや共有メモリの所要のアドレスに対して小さな回路規模で排他制御を行うことができるデータプロセッサを提供する。 - 特許庁 - To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system.
マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。 - 特許庁 - A three-dimensional image synthesizing part 22 synthesizes the ablation catheter three-dimensional image with the core wall three-dimensional image to generate data of a three-dimensional synthesized image.
３次元画像合成部２２は、アブレーションカテーテル３次元画像と心壁３次元画像とを合成することによって３次元合成画像のデータを発生する。 - 特許庁 - For a check on the content of the control register 11 in the core part 10, the switching signal TST selects the lower eight bits of the 32-bit data.
また、コア部１０内の制御レジスタ１１の内容をチェックする場合は、切替信号ＴＳＴによって３２ビットのデータの下位８ビットを選択する。 - 特許庁 - When printing an image, image data are outputted from a computer 100, to which a printer is connected to the prescribed module (core module) over the network.
画像を印刷しようとする場合は、プリンタが接続されたコンピュータ１００から画像データをネットワーク上の所定のモジュール（コアモジュール）に出力する。 - 特許庁 - The controller further includes a controller core configured to process the signals received from the RFID interrogator interface and to provide the data to the application.
コントローラは、さらに、ＲＦＩＤインテロゲータインターフェースから受信された信号を処理し、データをアプリケーションに供給するように構成されたコントローラコアも備える。 - 特許庁 - To provide a technique for collecting failure information data for a failure of a transport control processor core in a disk array device including a multicore processor.
マルチコアプロセッサを備えたディスクアレイ装置において，トランスポート制御用のプロセッサコアの障害発生時に，障害情報データを採取する技術を提供する。 - 特許庁 - To provide a DRAM having a DRAM core circuit incorporating a ROM function by which desired fixed data stored in a chip can be written in a DRAM cell simply and at high speed.
チップに内蔵された所望の固定データをDRAMセルに簡単かつ高速に書き込み可能なROM 機能内蔵DRAMコア回路を有するDRAMを提供する。 - 特許庁 - To provide a data processor which can secure a band on a core network corresponding to application traffic without taking any special countermeasure to the application.
アプリケーションには特別な対応をすることなく、アプリケーションのトラフィックに応じたコアネットワークの帯域を確保することができるデータ処理装置を提供する。 - 特許庁 - The simulation results are compared with the limits (S40) and the data obtained from the comparison show whether any limits are violated by the core during simulations or not (S50).
シミュレーション結果は限界と比較され（Ｓ４０）、比較からのデータは、シミュレーション中にいずれかの限界が炉心により違反されたか否かを示す（Ｓ５０）。 - 特許庁 - When an image is printed, its image data are outputted to a predetermined module (core module) on the network from a computer 100 connected to a printer.
画像を印刷しようとする場合は、プリンタが接続されたコンピュータ１００から画像データをネットワーク上の所定のモジュール（コアモジュール）に出力する。 - 特許庁 - To prevent warping in a data region on the outer periphery of an information recording medium when the flexible information recording medium is fixed to a center core.
可撓性の情報記録媒体をセンターコアに固定する際に情報記録媒体の外周側にあるデータ領域に歪みが発生するのを防止する。 - 特許庁 - The displacement of the stator core 22 is measured on the basis of the average or the sum of an X-coordinate component value and a Y-coordinate component value of measured data.
計測したデータのＸ座標成分値及びＹ座標成分値の夫々の平均又は総和に基づいてステータコア２２のずれ量を測定する。 - 特許庁 - In s memory cell array 1, a memory cell range being a unit of data erasion is made one block, assembly of blocks of one to plural is made one core and plural cores are arranged.
メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁 - A comparison collation part 204 of the sub-CPU 200 compares and collates the obtained answer data with a prepared expectation value, and diagnoses the CPU core 110.
サブＣＰＵ２００の比較照合部２０４は、得られた回答データとあらかじめ用意した期待値の比較照合を行い、ＣＰＵコア１１０を診断する。 - 特許庁 - The evaluation process (300) includes a rod-by-rod internal pressure analysis based on empirical data of actual operational power output levels of each fuel rod in the reactor core.
評価方法（３００）は、炉心内の各燃料棒の実際の運転出力レベルの経験的データに基づく燃料棒別の内圧解析を含む。 - 特許庁 - A content server 1 pretransmits a content identifier of content data and a receiving user list to a radio controller (RNC) 5 through a core network 3.
コンテンツサーバ１は、コアネットワーク３経由で無線制御装置（ＲＮＣ）５に対し、コンテンツデータのコンテンツ識別子と配信対象ユーザリストとを事前に送信する。 - 特許庁 - This database is provided with a VCDB(virtual core design system) 100 (VC database) as a storage layer of design data and a VCDBMS 200 (VCDB management system) as a control system.
設計データの格納層であるＶＣＤＢ１００（ＶＣデータベース）と、制御システムであるＶＣＤＢＭＳ２００（ＶＣＤＢマネージメントシステム）とを備えている。 - 特許庁 - Encryption processing of data after compression is performed by performing reconfiguration of a program of a first accelerator core (58) in two or more accelerator cores (57, 58) for encryption processing.
複数のアクセラレータコア（５７，５８）における第１アクセラレータコア（５８）のプログラムを暗号化処理用に再構成して圧縮後のデータの暗号化処理を行う。 - 特許庁 - When the thread is executed, the operating system continuously uses performance data to steer the thread to a core that will execute the workload most efficiently.
スレッドが実行される場合、オペレーティング・システムは性能データを連続して使用し、ワークロードを最も効率良く実行することになるコアにスレッドを操向する。 - 特許庁 - A separate storage means is used for each core, and the data are exchanged between two separate storage means during periods each between radix computation steps.
コアごとに別個の記憶手段が使用され、基数計算ステップと基数計算ステップとの間に２つの別個の記憶手段間でデータを交換する。 - 特許庁 - While Dublin Core targets electronic resources, it aims to be flexible enough to help in searches for more traditional formats of data too.
ダブリンコアは電子的資源を対象としてはいるが、より伝統的なデータ形式のための検索に役立つのに十分な柔軟性を持つことをも目指している。 - コンピューター用語辞典 - This remote operation devices is provided with a control data transmission means 22 sending/receiving control data of a hot water supplier 1 and with a voice transmission means 23 sending/receiving coded voice data for speech between remote operation devices 2a, 2b, transmit the control data and the coded voice data by a frequency division multiplex transmission method through a 2-core cable 4.
給湯器１の制御データを送受信する制御データ伝送手段２２と、遠隔操作装置２ａ，２ｂ間での通話用の符号化音声データを送受信する音声伝送手段２３を備えた遠隔操作装置において、上記制御データと符号化音声データとを二芯ケーブル４を介して周波数分割で多重伝送する。 - 特許庁 - The address signal A <15:0> of 16 bits generated when a jumping instruction is performed is decoded by a decoder 20, fixed data from outside is selected in accordance with a decoded 3-bit decode data by a selector 30 to be inputted to a CPU core 10 to output an extension address signal A<17:16> from the CPU core 10.
ジャンプ命令を行なったときに発生する１６ビットのアドレス信号Ａ＜１５：０＞をデコーダ２０でデコードし、デコードされた３ビットのデコードデータに応じて外部からの固定データをセレクタ３０で選択してＣＰＵコア１０に入力し、そのＣＰＵコア１０から拡張アドレス信号Ａ＜１７：１６＞を出力する。 - 特許庁 - When notifying other processor core of occurrence of data update in a cache memory (22) caused by a central processing unit (21), a data update notifying section (22a) sends address information of update target data and process identifying information for an implementation target process of the central processing unit (21).
データ更新通知部（２２ａ）は、中央処理装置（２１）によるキャッシュメモリ（２２）のデータ更新の発生を別のプロセッサコアに通知する際、更新対象データのアドレス情報および中央処理装置（２１）の実行対象処理の処理識別情報を送信する。 - 特許庁 - A CPU 1 when receiving the signal enters a data reception mode, and an amplifying and smoothing block 21 amplifies and smoothes the signals received by the antenna block 11 and converts it into data for rewriting according to the reference clock, thereby rewriting a program or data stored in a memory core 4.
ＣＰＵ１は、信号を受信したときにデータ受信モードとし、アンテナブロック１１で受信した信号を増幅平滑ブロック１２で増幅平滑し、基準クロックに基づき書換用データに変換し、メモリコア４に格納されているプログラム又はデータと書き換える。 - 特許庁 - A multiprocessor core 5 is provided with a core A, which has a mechanism for improving performance of data processing and a performance monitor gathering usage information of hardware resources in use or those used for data processing, and cores B and C each having a mechanism, which has a processing system same as the first processing mechanism and inferior performance, and an IPC monitor measuring an IPC value in data processing.
マルチプロセッサコア５は、データ処理の処理性能を向上する機構とデータ処理での利用途中あるいは利用されたハードウェア資源の利用情報を収集するパフォーマンスモニタとを有するコアＡと、第１の処理機構と同一処理方式で性能が劣る機構とデータ処理された際のＩＰＣ値を計測するＩＰＣモニタとを有するコアＢ、Ｃとを備える。 - 特許庁 - A plurality of core chips CC0 to CC7 respectively include: a data output circuit 54o for outputting read data to an interface chip IF in response to a read command; and an output timing adjustment circuit 400 for adjusting the duration from the time when receiving the read command until the read data are outputted by the data output circuit 54o.
複数のコアチップＣＣ０〜ＣＣ７は、リードコマンドに応答してインターフェースチップＩＦにリードデータを出力するデータ出力回路５４ｏと、リードコマンドを受け付けてからデータ出力回路５４ｏによってリードデータが出力されるまでの時間を調整する出力タイミング調整回路４００とをそれぞれ含む。 - 特許庁 - When the processor core model of a data transmission destination executes a load instruction for reading out transmission data from the memory model, the endian-dependent code detection unit determines whether the load instruction is an endian-dependent code or not based on the read size.
エンディアン依存コード検出部は、データ転送先のプロセッサコアモデルがメモリモデルから転送データを読み出すロード命令を実行したとき、リードサイズに基づいてロード命令がエンディアン依存コードであるか否かを判定する。 - 特許庁 - A biometric authentication device 1 prepares the position information of the core of a fingerprint based on the image pickup data of the surface of a living body(fingerprint) 2 by an image processing part 14, and specifies the angle of rotation of the living body 2 based on the position information of the core of the fingerprint.
生体認証装置１は、画像処理部１４において、生体（指先）２の表面の撮像データに基づいて指紋の核の位置情報を作成し、この指紋の核の位置情報に基づいて、生体２の回転角を特定する。 - 特許庁 - If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.
プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁 - In order to rectify this 4Bit shift, the transmission side MGW 4Bit inserts the fill bit to the head of the data bit of the initially received AAL2 cell data, processes to convert to the AAL1 cell data, and sends out to a Core Network side.
この４Ｂｉｔシフトを補正するために、送信側ＭＧＷは、データ遅延後に最初に受信したＡＡＬ２セルデータのデータビットの先頭にフィルビットを４Ｂｉｔ挿入してＡＡＬ１セルデータへの変換処理を行い、Ｃｏｒｅ Ｎｅｔｗｏｒｋ側へ送出する。 - 特許庁 - According to the instruction of a channel change, a memory data transfer circuit 7 transfers the image data of the preceding channel from the core picture area 1 to a still picture area 8, stores these image data, reads them out and outputs them to the vertical display control circuit 12 as a video output 2 of a still picture.
チャンネルチェンジの命令により、メモリデータ転送回路７は、前チャネルの画像データをコアピクチャ領域１から静止画領域８へ転送して格納し、かつこれを読み出して静止画像のビデオ出力２として表示上下コントロール回路１２に出力する。 - 特許庁 - When all DRAM cores MCR0-MCR2 are specified as objects of an operation test, test output data from each DRAM core are compared with each other for coincidence in a data comparing circuit 16, and outputted to the outside as discrimination flag data FLG reflecting a comparison coincidence result.
ＤＲＡＭコアＭＣＲ０〜ＭＣＲ２の全てが動作テストの対象に指定された場合においては、各ＤＲＡＭコアからのテスト出力データは、データ比較回路１６０において一致比較され、一致比較結果を反映した判定フラグデータＦＬＧとして外部に出力される。 - 特許庁 - When authentication is necessary to obtain the data on the WWW server 10, a core part 2 receives authentication data from an external client 9 and performs an authenticating process for the WWW server 10, a network interface part, 4 converts the obtained data into data capable of forming an image, and a printer part 8 records the data as the visible image on a recording medium.
コア部２は、ＷＷＷサーバ上１０のデータを取得するための認証が必要なときに、外部クライアント９から認証データを受け取り、ＷＷＷサーバ１０に対して認証処理を実行し、その後、ネットワークインターフェース部４は、取得したデータを画像形成可能なデータに変換し、プリンタ部８で記録媒体上に可視画像として記録する。 - 特許庁 - In the composite device for incorporating flash memory and CPU core chips 20 and 30 into one package, a CPU core 40 controls an I/O control circuit 34 to a signal connection state when the evaluation test is made, thus facilitating the evaluation test for the address and data of the flash memory and CPU core chips 20 and 30 that are laminated in the package.
フラッシュメモリチップ２０およびＣＰＵコアチップ３０を１つのパッケージに内蔵する複合デバイスにおいて、評価テスト時には、ＣＰＵコア４０が入出力制御回路３４を信号接続状態に制御するので、パッケージ内に積層されたフラッシュメモリチップ２０およびＣＰＵコアチップ３０のアドレスやデータの評価テストが容易である。 - 特許庁 - Test data of 8 bits given from an input pin 20 are extended into 32 bits in an extension part 21, and passed to an input terminal CI of a core part 10 via a selector 22.
入力ピン２０から与えられた８ビットの試験データは、拡張部２１で３２ビットに拡張され、セレクタ２２を介してコア部１０の入力端子ＣＩに与えられる。 - 特許庁 - To prevent the occurrence of distortion in a data region existing on the outer peripheral side of a disk-shaped information recording medium which is fixed to a center core of a disk cartridge and has flexibility.
ディスクカートリッジにおいて、センターコアに固定された可撓性を有するディスク状の情報記録媒体の外周側にあるデータ領域に歪みが発生するのを防止する。 - 特許庁 - To provide a handover method of properly guaranteeing the sequence of up data when a hard handover is made between a plurality of radio base stations connected to a core network.
コアネットワークに接続された複数の無線基地局の間でハードハンドオーバを行う際に上りデータの順序を適切に保障するハンドオーバ方法を提供すること。 - 特許庁 - A control element such as a loop control element is replaced with data transfer unit converters DUC1-DUC6, in the algorithm execution unit expression, and a computation portion is replaced with an algorithm core.
アルゴリズム実行単位表現では、ループ制御要素等の制御要素をデータ転送単位変換器ＤＵＣ１〜ＤＵＣ６に置き換え、演算部分をアルゴリズムコアに置き換える。 - 特許庁 - The mail relay core 3 interprets SMTP protocols and compares the MAIL FROM and RCPT TO sections of an envelop with data in a relay condition database 7 for checking at an envelop checking section 4.
メール中継コア部３は、SMTPのプロトコルを解釈しながらエンベロープチェック部４にてエンベロープのMAIL FROM部とRCPT TO部を中継条件データベース７のデータと比較チェックする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
