An image output circuit 34a sequentially outputs pixel data in the clip areas based on the output dot clock DCKa. 画像出力回路34aは、切出領域内の画素データを出力ドットクロックDCKaに基づいて表示装置に順次出力する。 - 特許庁
A clock generation circuit 35a generates an output dot clock DCKa by dividing an input dot clock DCKin according to the size of the clip areas. クロック生成回路35aは、入力ドットクロックDCKinを切出領域のサイズに応じて分周することにより、出力ドットクロックDCKaを生成する。 - 特許庁
Modulation circuits 35a, 35b generate digital signals based on input of image data Ia, Ib and input of data clocks DCKa, DCKb, and output them to a laser scan part 118K. 変調回路35a,35bは、画像データIa,Ibの入力とデータクロックDCKa,DCKbとの入力に基づいたデジタル信号を生成してレーザ走査部118Kに出力する。 - 特許庁