「DPL」を含む例文一覧(9)

  • The machine shifts between the various states as a function of DPL and SOC relative to the sets of threshold levels.
    閾値レベルの組に対するDPL及びSOCの関数として、状態機械は種々の状態の間で移行する。 - 特許庁
  • In several countries, such as Vietnam and Indonesia, Japan plans or provided co-financing on the Bank’s Development Policy Lending (DPL). In Africa, we are exploring ways to scale up Japanese aid agencies’ projects under the Bank’s own operations.As such, we are strengthening coordination with the Bank both in strategy and project basis.
    また、ベトナム、インドネシア等、幾つかの国々における世銀の開発政策融資(DPL)との協調融資の計画・実施、更には、我が国の援助機関がアフリカで実施したプロジェクトの世銀によるスケールアップの検討がなされており、戦略、個別案件の双方で協調関係を強化しつつあります。 - 財務省
  • Dummy word lines DWL1, DWL2, and a dummy plate line DPL are provided in a semiconductor memory, and they are crossed with bit lines BL1-BLn.
    半導体記憶装置内に、ダミーワード線DWL_1 ,DWL_2 およびダミープレート線DPLを設け、ビット線BL_1 〜BL_n と交差させる。 - 特許庁
  • Based on the detected appearance interval of synchronous signals, the rotational speed of the disk is controlled, and the center frequency of a DPL 3 is controlled.
    検出した同期信号の出現間隔に基づいて、ディスクの回転速度を制御すると共に、DPLL3の中心周波数を制御する。 - 特許庁
  • After that, in a state in which potentials of plate lines PL0, DPL are made "L" , the potential of the bit line BL0 is set to VSS by a "0" write-in circuit 14.
    この後、プレート線PL0,DPLの電位を“L”にした状態で、“0”書き込み回路14により、ビット線BL0の電位をVSSに設定する。 - 特許庁
  • For example, potentials of plate lines PL0, DPL are made VAA, data of an unit cell UC is read out to a bit line BL0 and data of a reference cell RC is read out to a bit line /BL0.
    たとえば、プレート線PL0,DPLの電位をVAAにし、ビット線BL0にユニットセルUCのデータを、ビット線/BL0にリファレンスセルRCのデータを、それぞれ読み出す。 - 特許庁
  • A battery parameter such as discharge power limit (DPL) or state of charge (SOC) is compared with a set of threshold levels including a MIN level, an ON level, and an OFF level and the result of the comparison provides inputs to a state machine.
    放電出力限界(DPL)又は充電状態(SOC)のようなバッテリーのパラメーターが、MINレベル、ONレベル及びOFFレベルを含む一組の閾値レベルと比較され、比較結果が状態機械の入力を発する。 - 特許庁
  • A peak level of an incoming signal IN is detected at the timing which is late for a peak detecting part 11 by a delay peak detecting part 13 so that a peak difference PLD between a delay peak level DPL and a peak level PL may be detected by a peak difference detecting part 15.
    遅延ピーク検出部13によって、ピーク検出部11よりも遅れたタイミングで入力信号INのピークレベルを検出し、遅延ピークレベルDPLとピークレベルPLとのピーク差PLDをピーク差分検出部15で検出する。 - 特許庁
  • Raising the level of interest rates and fees applicable to crisis-related DPL may be effective in this regard, and I expect the Bank to continue to explore these options.
    そのためには、今回の危機対応の一環として行われるIBRDからの開発政策融資については、その金利や手数料を、通常のIBRD融資よりも高いものとすることが効果的であると考えられ、世銀による検討が進められることを期待します。 - 財務省

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.
  • 財務省
    Copyright(C) 財務省
    ※この記事は財務省ホームページの情報を転載しております。内容には仮訳のものも含まれており、今後内容に変更がある可能性がございます。
    財務省は利用者が当ホームページの情報を用いて行う一切の行為について、何ら責任を負うものではありません。