「DSP」を含む例文一覧(1459)
1 2 3 4 5 6 7 8 9 10 11 .... 29 30 次へ＞- DSP, Common Problems
DSP, よくある問題 - FreeBSD - DSP MODEM
ＤＳＰモデム - 特許庁 - DSP DEVICE
ＤＳＰ装置 - 特許庁 - DSP RESOURCE ADAPTOR
ＤＳＰリソース・アダプタ - 特許庁 - If not found, it falls back to/dev/dsp.
見つからなければ/dev/dspを参照します。 - Python - MULTICORE DSP CIRCUIT
マルチコアＤＳＰ回路 - 特許庁 - DSP CARD TESTING DEVICE
ＤＳＰカード試験装置 - 特許庁 - DSP PROGRAM DOWNLOAD SYSTEM
ＤＳＰプログラムダウンロードシステム - 特許庁 - GSM adaptive multi-rate (AMR) voice coding implementation on the ... generation DSP
GSM適応型マルチレート（AMR）音声符号化の...世代DSPへの実装 - コンピューター用語辞典 - CHECK METHOD OF DSP DEVICE
ＤＳＰデバイスのチェック方式 - 特許庁 - DSP DEVICE, DSP CONTROL METHOD, AND ITS CONTROL PROGRAM
ＤＳＰ装置、ＤＳＰ制御方法、およびその制御プログラム - 特許庁 - MODEM DSP APPARATUS FOR FACSIMILE
ファクシミリ用モデムＤＳＰ装置 - 特許庁 - DSP-EQUIPPED DEVICE, CONTENT PROCESSOR AND DSP MONITORING METHOD
ＤＳＰ装備装置、コンテンツ処理装置及びＤＳＰ監視方法 - 特許庁 - DSP ECHO TAIL CONTROL SYSTEM AND METHOD OF CONTROLLING DSP ECHO TAIL
ＤＳＰエコーテール制御方式及びＤＳＰエコーテール制御方法 - 特許庁 - ... allows access to multiple chips on a single multiprocessor DSP board, ...
...はシングルマルチプロセッサDSPボード上の複数チップにアクセスすることを可能にし、... - コンピューター用語辞典 - A DSP load measurement section 23 measures a processing load of the DSP 19.
ＤＳＰ負荷計測部２３は、ＤＳＰ１９の処理負荷を計測する。 - 特許庁 - To provide a digital signal processing(DSP) architecture which is obtained by improving DSP.
デジタル信号処理（ＤＳＰ）を改善したＤＳＰアーキテクチャを提供する。 - 特許庁 - COMPLICATE MULTIPLICATION DSP SUB-ARCHITECTURE
複雑な乗算ＤＳＰサブアーキテクチャ - 特許庁 - Check with fstat | grep dsp if another application is holding the device open.
fstat | grep dsp を使って、他のアプリケーションがデバイスを使用しているか調べてください。 - FreeBSD - The DMT processor is separated from the DSP and is designed only for a DMT function.
このようにして、DMTプロセッサは、DSPから分離されてDMT機能専用で設計される。 - 特許庁 - This technique can be applied to an imaging device having an image sensor and a DSP.
本技術は、イメージセンサとDSPを有する撮像装置に適用することができる。 - 特許庁 - Another quick way to test the card is sending data to /dev/dsp, like this:
手っ取り早くカードをテストするには、 /dev/dspデバイスにデータを送ってみてください。 - FreeBSD - DEVICE FOR PREPARING FUNCTION VARIABLE TYPE DSP PROGRAM AND METHOD FOR PREPARING DSP PROGRAM AND RECORDING MEDIUM WITH PROGRAM FOR PREPARING DSP PROGRAM RECORDED AND DSP DEVICE
機能可変型ＤＳＰプログラム作成装置、ＤＳＰプログラム作成方法およびＤＳＰプログラム作成用プログラムを記録した記録媒体、並びにＤＳＰ装置 - 特許庁 - The DSP 203 restores the DSP 203 from the interruption waiting state (S209).
ＤＳＰ２０３は、ＤＳＰ２０３を割り込み待ち状態から復帰させる（Ｓ２０９）。 - 特許庁 - DATA EXTRACTING/INSERTING METHOD OF DSP, DATA EXTRACTING/ INSERTING DEVICE, AND DSP
ＤＳＰのデータ抽出／挿入方法、データ抽出／挿入装置、およびＤＳＰ - 特許庁 - When the DSP 2 receives the drive signal, the DSP 2 temporarily increases the output voltage.
ＤＳＰ２は、起動信号を受けると、出力電圧を一時的に増大する。 - 特許庁 - A DSP 203 shifts the DSP 203 to an interruption waiting state after DSP 203 start-up processing is completed (S204).
ＤＳＰ２０３は、ＤＳＰ２０３の起動処理が完了したら、ＤＳＰ２０３を割り込み待ち状態へ移行させる（Ｓ２０４）。 - 特許庁 - In a step S51, a DSP(digital signal processor) writes dummy data in the sector for calibration of a MO disk.
ステップＳ５１において、DSPは、ＭＯディスクのキャリブレーション用セクタにダミーのデータを書き込む。 - 特許庁 - SOUND EFFECT ADDING DEVICE USING DSP
ＤＳＰを用いた音響効果付加装置 - 特許庁 - A DSP echo tail control system includes a plurality of DSP groups 1 and a plurality of DSP groups 2 which can remove the echo of a length up to predetermined tail lengths.
複数のＤＳＰ群１と複数のＤＳＰ群２は各々予め定められたテールレングスまでの長さのエコーを除去できる。 - 特許庁 - INDUCTION HEATING COOKING DEVICE USING DSP
ＤＳＰを利用した誘導加熱調理装置 - 特許庁 - A microprocessor 1 comprises a DSP (Digital Signal Processing circuit) 10, a CPU (11) for controlling the DSP 10 and an interface circuit 12.
ＤＳＰ（１０）と、ＤＳＰを制御するＣＰＵ（１１）と、インタフェース回路（１２）とを有する。 - 特許庁 - FLASH ROM UPDATE METHOD OF DSP CARD, AND FLASH ROM UPDATE DEVICE OF DSP CARD
ＤＳＰカードのフラッシュＲＯＭ更新方法及びＤＳＰカードのフラッシュＲＯＭ更新装置 - 特許庁 - An echo canceler 1 includes a floating point DSP unit 10 and a fixed point DSP unit 20.
エコーキャンセラ１は、浮動小数点ＤＳＰ部１０、固定小数点ＤＳＰ部２０を備える。 - 特許庁 - A DSP power control element 32 turns off the DSP as the power turning off target.
そして、ＤＳＰ電源制御素子３２は、電源断対象となるＤＳＰの電源を断つ。 - 特許庁 - To provide a DSP where a holding test for judging the operation stop state of a DSP core can be conducted during the self-test of the DSP core.
ＤＳＰコアのセルフテスト中に、ＤＳＰコアの動作停止状態を判定するホールドテストが実施可能になるＤＳＰを提供する。 - 特許庁 - One DSP is selected on a DSP selection picture (step 101) and a file setting picture is displayed for each memory block of that DSP.
ＤＳＰ選択画面上で１つのＤＳＰを選択（ステップ１０１）してそのＤＳＰのメモリブロックごとのファイル設定画面を表示する。 - 特許庁 - VLIW TYPE DSP AND ITS OPERATION METHOD
ＶＬＩＷ型ＤＳＰ，及びその動作方法 - 特許庁 - DOWNLOAD DEVICE AND DOWNLOAD METHOD OF DSP PROGRAM
ＤＳＰプログラムダウンロード装置及びダウンロード方法 - 特許庁 - TASK SWITCHING SYSTEM AND METHOD, DSP, AND MODEM
タスク切替システムと方法およびＤＳＰとモデム - 特許庁 - A DSP object 32 created from a DSP program 31 is converted to a header for C language, so as to create DSP program information 33 (S12).
ＤＳＰプログラム３１から生成されたＤＳＰオブジェクト３２が、Ｃ言語用のヘッダにコンバートされてＤＳＰプログラム情報３３が作成される（Ｓ１２）。 - 特許庁 - In the illegal duplication prevention system, one DSP control device 201 controls both of the image processing DSP 202 and the security processing DSP 203.
本発明の不正複写防止システムは、一つのＤＳＰ制御装置２０１が、画像処理用ＤＳＰ２０２と、セキュリティー処理用ＤＳＰ２０３を制御する。 - 特許庁 - ONE CHIP DSP (DIGITAL SIGNAL PROCESSOR) MODEM AND TASK SWITCHING METHOD
ワンチップＤＳＰモデムおよびタスク切り替え方法 - 特許庁 - Even though the DSP 3 can not perform memory check of the DP-RAM 2 from the DSP 3 side before downloading the program from the CPU 1 because the DSP 3 is in a wait state in which the DSP 3 has not read the program yet, the DSP 3 can perform memory check from the DSP 3 side of the DP-RAM 2 by the FPGA 10.
ＤＳＰ３は、ＣＰＵ１からプログラムがダウンロードされる前は、未だプログラムを読み込んでいないＷＡＩＴ状態であるので、ＤＳＰ３側からＤＰ−ＲＡＭ２のメモリ・チェックを行うことができないが、ＦＰＧＡ１０によってＤＰ−ＲＡＭ２のＤＳＰ３側からメモリ・チェックを行うことができる。 - 特許庁 - DSP CARD TESTING DEVICE AND METHOD FOR MONITORING FAILURE INFORMATION IN DSP CARD TESTING DEVICE
ＤＳＰカード試験装置およびＤＳＰカード試験装置における故障異常情報のモニタ方法 - 特許庁 - METHOD FOR IMPROVING DSP KERNEL'S PERFORMANCE/POWER RATIO
ＤＳＰカーネルの性能／パワー比を改善する方法 - 特許庁 - To enhance control function from the outside part of a DSP.
ＤＳＰの外部からの制御機能を高める。 - 特許庁 - To provide a DSP system capable of effectively using a DSP internal memory, and a boot method therefor.
ＤＳＰ内部メモリを有効に活用できるＤＳＰシステムおよびそのブート方法を提供すること。 - 特許庁 - The music playback device holds a programmable DSP.
音楽再生装置は、プログラマブルなＤＳＰを保持する。 - 特許庁 - DSP 2 is constructed of a DSP internal data memory m1 including a management table t1, a DSP internal command memory m2 having DSP software s3, and CPU information I/O registers rg1, rg2.
ＤＳＰ２は、管理テーブルｔ１を含むＤＳＰ内部データメモリｍ１、ＤＳＰソフトウエアｓ３を有するＤＳＰ内部命令メモリｍ２およびＣＰＵ情報入出力レジスタｒｇ１、ｒｇ２より構成される。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
