「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 104 105 106 107 108 109 110 111 112 .... 141 142 次へ＞- An area on an address space allocated to an entry of an address decoder is made to correspond to an entry of a snoop filter, and an address range to be allocated to the entry is determined arbitrarily in accordance with an access frequency of snoop requests.
アドレスデコーダのエントリに割り当てられた、アドレス空間上の領域をスヌープフィルタのエントリに対応させ、スヌープ要求のアクセス頻度に応じて、エントリに割り当てられるアドレス範囲を任意に決定する。 - 特許庁 - The decoder section 4 receives the stop mode information, from the stop mode generating section 5 and outputs a control signal to the input buffers 11-13 and directed to the output buffers 15-17 of the peripheral block sections 1, 3.
デコーダ部４は、停止モード生成部５からの停止モード情報を入力とし、周辺ブロック部１、３の入力バッファ１１〜１３および出力バッファ１５〜１７に対する制御信号を出力する。 - 特許庁 - By selecting the output of a voice decoder 7 in the sound section and selecting the output side of a noise generator 11 in a silence section by a switching device 14, pseudo background noise is inserted in the silence section.
切り替え器１４にて有音区間は音声復号器７の出力を選択し、無音区間は雑音発生器１１出力側を選択することによって、無音区間中に疑似背景雑音を挿入する。 - 特許庁 - A column decoder 20 simultaneously selects a bit line BLtj to which a memory cell Mtj in which the positive data is written is connected and a bit line BLrj to which a memory cell MTj in which the reverse data is written is connected.
カラムデコーダ２０は、正データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｔｊとその反転データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｒｊとを同時に選択する。 - 特許庁 - The image decoder is provided with a difference adder 86, that adds a decoded motion vector and a decoded difference vector, in addition to the circuit configuration that decodes a difference coding signal of a pixel value signal and a difference coding signal of a transparency signal.
画素値信号の差分符号化信号及び透過度信号の差分符号化信号を復号化する回路構成に加えて、復号動きベクトルと復号差分ベクトルとの加算を行う差分値加算器８６を備えた。 - 特許庁 - At this time the element decoder 50J changes the order of the symbols of data I comprising a plurality of symbols according to code configuration through a symbol changing circuit 611 and supplies the symbols as data IR to the storage circuits 407.
このとき、要素復号器５０_Jは、シンボル入れ替え回路６１１によって、複数シンボルからなるデータＩについて、符号構成に応じて各シンボルの順序を入れ替え、データＩＲとして記憶回路４０７に供給する。 - 特許庁 - To realize a processing method by which calculation of high band components is easily performed and a sound with less distortion can be reproduces in a decoder that reproduces an encoded acoustic signal by expanding a band by raising a sampling frequency.
符号化された音響信号を標本化周波数を上げて帯域拡大して再生する復号装置において、高域成分の計算が容易で、歪みの少ない音を再生できる処理方法を実現すること。 - 特許庁 - A gain controller 4 performs gain control against the voice level of the voice data (b) separated by the decoder 1 using a gain control signal (f) from the reference signal decision section 3, and outputs a digital voice signal (g).
ゲイン制御部４は、基準信号判定部３からのゲイン制御信号ｆによりデコーダ１で分離された音声データｂの音声レベルに対してゲイン制御を行いデジタル音声信号ｇを出力する。 - 特許庁 - A2 to 4 decoder 6 combines high-order 2-bits b2, b1 of an address input, and using control signals B4-B1 obtained thereby selects two of inputs of the selectors 1-4 of the 1st row.
２対４デコーダ６によりアドレス入力の上位２ビットｂ２，ｂ１の組み合わせを行い、これにより得られた制御信号Ｂ４〜Ｂ１によって、第１列目のセレクタ１〜４の入力のうち２つを選択する。 - 特許庁 - A row address decoder 22 constituting the address specifying section 20 is provided with a row selection latch circuit 23 holding a selected word line WL at a start state even after change of a row address XA.
アドレス指定部２０を構成する行アドレスデコーダ２２には、選択されたワード線ＷＬを行アドレスＸＡの変化後においてもさらに立ち上げ状態に保持する行選択ラッチ回路２３が備けられている。 - 特許庁 - An address decoder 11 refers to addresses set in the multiple configuration area setting register 19, and when detecting access to the multiple configuration area, outputs a select signal 14 for selecting the on-chip device 104.
アドレスデコーダ１１は、多重配置領域設定レジスタ１９に設定されたアドレスを参照して、多重配置領域に対するアクセスを検出したときに、オンチップデバイス１０４をセレクトするセレクト信号１４を出力する。 - 特許庁 - An MPEG video decoder 7 reads this re-encoded data strings reverse time sequentially to sequentially decode the re-encoded data strings, a second display circuit 74 converts the re-encoded data strings into an image video signal, and the image video signal is subsequently displayed on a display 3.
ＭＰＥＧビデオデコーダ７は、この再符号化データ列を反時系列的に読み出して順次復号し、第２表示回路７４による映像ビデオ信号への変換を経てディスプレイ３に表示させる。 - 特許庁 - The part 26 generates an erasure flag based on the supplied code and the sum of the Humming distances between the input and output of the trellis decoder in the prescribed period which is detected by a total detecting part 25.
イレージャフラグ発生部２６は、供給されたコードと、総和検出部検出部２５によって検出された所定期間内のトレリスデコーダ２の入出力間のハミング距離の総和に基づいてイレージャフラグを発生する。 - 特許庁 - To improve the performance of a decoder by inserting a known doping bit sequence to an information bit sequence to be transmitted between a transmission apparatus and a receiving device even in a system with a determined encoder configuration.
符号器構成が決まっているシステムにおいても、送信装置および受信装置間で既知のドーピングビット系列を、送信する情報ビット系列に挿入することによって、復号器の性能を向上させる。 - 特許庁 - A still picture changeover instruction section 72 instructs a video decoder 36 to select a still picture being a display object during reproduction of the audio information every time the display time T/N per one stile picture elapses.
静止画切替指示部７２は、オーディオ情報の再生中において、静止画１枚当たりの表示時間Ｔ／Ｎが経過する毎に、表示対象とする静止画を切り替えるようビデオデコーダ３６に指示する。 - 特許庁 - The decoder is operative to implement a method including receiving a code word stored on a page of the memory, and the code word includes data and a check symbol of a first layer generated in accordance with the data.
デコーダは、メモリにおけるページ上に記憶されたコードワードを受信することを含む方法を実行するためのものであり、コードワードは、データおよびこのデータに応じて発生された第１の層のチェック・シンボルを含む。 - 特許庁 - To provide a level conversion circuit in which output voltage can be switched at high speed and power consumption is reduced, and a row decoder of a non-volatile memory using such a level conversion circuit.
出力電圧を高速で切り換えることができると共に、消費電力の低減を図れるようにしたレベル変換回路及びこのようなレベル変換回路を用いた不揮発性メモリのロウデコーダを提供する。 - 特許庁 - To solve the following problem: each watermarking processing needs a detection metric to decide at decoder side whether or not, an audio signal content is marked, and which symbol is embedded inside the audio signal content.
透かし入れ処理は全て、オーディオ信号のコンテンツがマーキングされているか否か、及びどのシンボルがオーディオ信号のコンテンツに埋め込まれているかを復号化器側で決定するための検出メトリックを必要とする。 - 特許庁 - In the receiving station, a decoder 16 is provided for directly receiving the fine tuning transmission signal from the line multiplexer 10 for receiving station, recovering fine tuning control signal and inputting it in a receiver 14 for demodulation.
また受信局には、受信局用回線多重化装置１０から微調整伝送信号を直接受け取り、微調整制御信号を復元して復調用受信機１４に入力するデコーダ１６を設ける。 - 特許庁 - A main computer 4 reproduces KARAOKE music data with a model vocal obtained from a data storage part 2 and reproduces and outputs the voice of the model vocal matched with the progress of KARAOKE accompanying music by an ADPCM decoder 28.
メインコンピュータ４は、データ記憶部２から取得した模範ボーカル付きカラオケ音楽データを再生処理しカラオケ伴奏音楽の進行に合わせ模範ボーカルの音声をＡＤＰＣＭデコーダ２８で再生出力する。 - 特許庁 - The method includes a step of using a fixed latency indicator signal to authorize the source to insert time information used to slave the clock of the decoder of the associated receiving part to its clock.
その方法は、ソースのクロックに関連受信部の復号化器のクロックを従属させるように用いられる時間情報を挿入するようにソースを認定するために固定レイテンシ指示信号を用いる段階を有する。 - 特許庁 - To provide a nonvolatile semiconductor memory in which decoder part area overhead of a nonvolatile semiconductor memory provided with a plurality of banks and a page read function is suppressed and a chip cost can be reduced.
複数バンクとページ読み出し機能を共に備えた不揮発性半導体メモリのデコーダ部面積オーバーヘッドを抑え、チップコストを低く抑えることができる不揮発性半導体メモリを提供することを目的としている。 - 特許庁 - The broadcast receiver is provided with a tuner 2 for receiving digital broadcasting and outputting a transport stream and a decoder 3 for separating packets from the transport stream, receiving the packets and generating each data.
放送受信装置は、ディジタル放送を受信してトランスポートストリームを出力するチューナ２と、前記トランスポートストリームからパケットを分離すると共に前記パケットを受け取って各データを生成するデコーダ３と、を備える。 - 特許庁 - To provide a CD-ROM decoder which makes it possible to reduce the burden of a control microcomputer and accurately perform control identifying accurately the number of forwarding bytes even if a faster operation speed as a system is demanded.
システムとしてのより高い動作速度が望まれる場合であれ、制御マイコンの負担を軽減して、転送バイト数の認識にかかる制御を的確に行うことの可能なＣＤ−ＲＯＭデコーダを提供する。 - 特許庁 - The input signal of the decoder is formed with a first resistor on the basis of the comparison results between counter output of the oscillation output of the ring oscillator and an X-time designation value during one period of a reference frequency signal.
基準周波数信号の１周期間での上記リングオシレータの発振出力のカウンタ出力とＸ倍指定値との比較結果により第１レジスタで上記デコーダの入力信号を形成する。 - 特許庁 - The control circuit layer 200a includes at least any one of: a row decoder driving word lines provided in the memory cell array layer, and a sense amplifier sensing and amplifying a signal from bit lines provided in the memory cell array layer.
制御回路層２００ａは、メモリセルアレイ層に設けられたワード線を駆動するローデコーダ、及びメモリセルアレイ層に設けられたビット線からの信号を検知増幅するセンスアンプの少なくともいずれか一方を備える。 - 特許庁 - IMAGE ENCODING METHOD, IMAGE DECODING METHOD, IMAGE ENCODER, IMAGE DECODER, IMAGE ENCODING PROGRAM, IMAGE DECODING PROGRAM, RECORDING MEDIUM WITH THE IMAGE RECORDING PROGRAM, AND RECORDING MEDIUM WITH IMAGE DECORDING PROGRAM RECORDED THEREON
画像符号化方法，画像復号方法，画像符号化装置，画像復号装置，画像符号化プログラム，画像復号プログラム，画像符号化プログラムを記録した記録媒体および画像復号プログラムを記録した記録媒体 - 特許庁 - Then, the drive circuit 10 lets a display module 6 display an image based on the image data from the decoder circuit 14, and the sound generating means 8 generates a sound based on the supplied audio data.
そして駆動回路１０はデコーダ回路１４からの映像データにもとづいてディスプレイモジュール６に映像を表示させ、音声生成手段８は供給された音声データにもとづいて音声を発生させる。 - 特許庁 - To reduce the possibility of the occurrence of a problem in which a moving image decoder can not perform decoding because of no reference frame by realizing suppression of the reduction of encoding efficiency even though a buffer overflow occurs.
バッファ溢れが生じても、符号化効率の低減を抑えることが可能で、動画像復号化装置において参照フレームが無く復号できなくなるという問題が発生する可能性を低減させること。 - 特許庁 - An adder 2052 adds a lead angle M latched in a lead angle latch register 2051 to an output of the adder 2052 latched in a register 2053, a decoder 2054 decodes the sum to decide a shift of the barrel shifter 2020.
進角値保持レジスタ２０５１に保持された進角値Ｍと、レジスタ２０５３に保持された加算器２０５２の出力値とを加算器２０５２で加算し、デコーダ２０５４でデコードしてバレルシフタ２０２０のシフト量を決定する。 - 特許庁 - The extension processing section 21 extends the gradation range of the image data, by subjecting each luminance value of the image data decoded by a video decoder 17 to correction to multiply the value by the extension ratio corresponding to the extension coefficient G.
伸張処理部２１は、ビデオデコーダ１７で復号された画像データの各輝度値に対して、伸張係数Ｇに応じた伸張率を乗じる補正を行うことによって画像データの階調範囲を伸張する。 - 特許庁 - An aperture control information extracting circuit 112 separates compressed image data and the aperture control information from the output of the multiplexing circuit 110 and applies the former to a decoder 113 and the latter to an aperture correction circuit 114.
アパーチャ制御情報抽出回路１１２は、多重化回路１１０の出力から圧縮画像データとアパーチャ制御情報を分離し、前者をデコーダ１１３に、後者をアパーチャ補正回路１１４に印加する。 - 特許庁 - The video encoder/decoder utilizes a bitstream syntax that provides an independently decodable partial picture unit, which may be in the form of a unit containing one or more contiguous rows of macroblocks (called a slice).
映像エンコーダ／デコーダは、１行または連続した複数行のマクロブロック（スライスと呼ぶ）を含む単位の形とすることができる、独立に復号化可能な部分ピクチャ単位を提供するビットストリーム構文を使用する。 - 特許庁 - At the same time when reproduction reaches the beat position X, the CPU directs a compression voice decoder to stop the reproduction of the preceding music piece A, and directs a MIDI sound source circuit to start reproduction of the connection phrase.
そしてＣＰＵは、拍位置Ｘに再生が到達すると同時に、先行曲Ａの再生を停止させるように圧縮音声デコーダに指示するとともに、つなぎフレーズの再生開始をＭＩＤＩ音源回路に指示する。 - 特許庁 - A digital image decoder 20 includes: an error detecting part 202; a decoding part 201; a moving vector setting part 205; a moving compensation decoding part; a reference image moving vector storage part; and a reference image moving vector computing part 204.
ディジタル画像復号装置２０は、エラー検出部２０２と、復号部２０１と、動きベクトル設定部２０５と、動き補償復号部と、参照画像動きベクトル記憶部と、参照画像動きベクトル演算部２０４と、を備える。 - 特許庁 - In this case, the spare determination result signal SP1 is activated, and a normal raw decoder 264 is in active, so that repair is performed by a pair of spare sub word lines by selecting only a spare main word line.
この場合には、スペア判定結果信号ＳＰ１が活性化されるため、ノーマルロウデコーダ２６４が非活性状態であり、スペアメインワード線のみが選択されてスペアサブワード線対により不良救済が実行される。 - 特許庁 - Further, two sub banks 101a and 102b, and 102a and 101b that are arranged at the left side or right side of the corresponding row decoder and different each other are arranged at the upper and lower portions of column decoders 110a-110d.
さらに、対応するローデコーダの左側または右側に各々配置される相異なる２つのサブバンク１０１ａと１０２ｂ、１０２ａと１０１ｂは対応するカラムデコーダ１１０ａ〜１１０ｄの上下に配置する。 - 特許庁 - More specifically, the degrees of the signal reliability from the maximum likelihood(ML) decoder and the parity check success/failure from an internal modulation code symbol are iteratively combined in such a manner that an error erasure rate is maximized.
詳細には、エラー消去率が最大化されるように、最尤（ＭＬ）デコーダからの記号信頼度数と、内部変調コード記号からのパリティ・チェック成功／失敗とが、リード・ソロモン・デコーダにより反復的に組み合わされる。 - 特許庁 - To provide a reception processing apparatus, receiving device, control program and recording medium with control program recorded thereon by which a data output speed can be flexibly changed in accordance with the operating speed of a processing means such as a decoder.
デコーダのような処理手段の動作速度に応じてデータ出力速度を柔軟に変更することが可能な受信処理装置、受信装置、制御プログラム、および制御プログラムを記録した記録媒体を提供する。 - 特許庁 - In the method for processing transport stream of this information signal conversion system, the packets are processed serially through a re-multiplexer to obtain a constant rate and delivered to and consumed by one or more target decoders, for example, inside a TV set or in a set-top decoder.
パケットは一定速度を得るためにリマルチプレクサを介して順次処理され、例えばTV受像機の内側又はセットトップデコーダ中の一つ又はそれ以上の目標デコーダによって配送され及び消費される。 - 特許庁 - Decoders A, B decode an MPEG-2 bit stream, a coder 4 re- encodes the stream as required, splices the streams via a switch S1 and gives a stream C of a new GOP to a downstream decoder 2.
復号器Ａ及びＢはＭＰＥＧ−２ビットストリームを復号し、必要に応じ符号化器４で再符号化し、スイッチＳ_１を介してスプライスを成就し、新しいＧＯＰのＣを、ダウンストリームの復号器２へ送出する。 - 特許庁 - A selector unit 522, based on hierarchical structure information indicating the hierarchical level of a block to be decoded, or a target block, which is included in a stream, selects the output of a variable length decoder unit corresponding to the hierarchical level of a target block.
選択部５２２は、ストリームに含まれている復号化対象のブロックの階層を示す階層構造情報に基づき、復号化対象のブロックの階層に対応した可変長復号化部の出力を選択する。 - 特許庁 - The column address decoder 12 commences reading out two candidate data for the first bit by inputting the two candidate data to the sense amplifiers SA_M0 and SA_M1, respectively before all bits of the column address signal are established.
カラムアドレスデコーダ１２は、カラムアドレス信号の全ビットが確定する前に先頭ビットの２個の候補データを２個のセンスアンプＳＡ_Ｍ０，ＳＡ_Ｍ１にそれぞれ入力することにより２個の候補データの読み出しを開始する。 - 特許庁 - The processor 1 includes an instruction decoder CTRL which classifies the executable instructions into four instruction types of M type instruction, R type instruction, J type instruction, and B type instruction based on the content of processing to be performed according to the instructions.
プロセッサ１は、命令に応じて行われる処理の内容に基づいて、実行可能な命令を、Ｍタイプ命令、Ｒタイプ命令、Ｊタイプ命令、Ｂタイプ命令の４つの命令タイプに分類する命令デコーダCTRLを備える。 - 特許庁 - A sub-picture decoder/composer 46 generates a mixed caption frame including primary and secondary sub-pictures captions and the image/caption composer mixes an image frame with a mixed caption frame to generate an image including 2 kinds of the captions.
字幕デコーダ／コンポーザー４６は第１字幕及び第２字幕を含む混合字幕フレームを生成し、さらに画像／字幕コンポーザーは画像フレームと混合字幕フレームとを混合して、２種類の字幕を含む画像を生成する。 - 特許庁 - Subsequently, a difference between data, which are N-bit data, of REG1 and that of REG2 is calculated, while a code is outputted from a sign terminal, and an absolute value of the difference is passed through a decoder to be converted into N' bit data to be inputted into an LUT1.
次に、ＲＥＧ１およびＲＥＧ２のデータ（いずれもＮビットのデータ）の差を計算し、符号をｓｉｇｎ端子から出力し、差の絶対値をデコーダを通してＮ’ビットにしてＬＵＴ１に入力する。 - 特許庁 - Since one entry of a snoop filter is made to correspond to each division block unit in a system address space, a command receiver and the entry of the snoop filter can be simultaneously specified only by address comparison in the address decoder.
又、システムアドレス空間中の分割ブロック単位毎にスヌープフィルタの１エントリを対応させるため、アドレスデコーダ内でのアドレス比較のみで、コマンドの受信者の特定とスヌープフィルタのエントリの特定が同時に可能となる。 - 特許庁 - Timing recovery (28) in a read channel synchronizes to a phase and frequency of the preamble field and a sync detector (A120) detects the sync mark in order to frame operation of an RLL decoder (36, A122) for decoding the detected data field.
読出しチャネルのタイミング回復(28)は、プリアンブルフィールドの位相および周波数を同期化し、同期検出器(A120)は、同期マークを検出して、検出されたデータフィールドを復号するRLL復号器(36、A122)の動作をフレーム化する。 - 特許庁 - Then rotation processing is applied to the image in a designated direction, and a decoder side obtains image data by a desired size from an upper left part of the image after the rotation and can properly read the original image.
この後、指定された方向に回転処理を行なうが、復号側においては、回転後の画像の左上部分から所望のサイズ分の画像データを得ることとなるので、元の画像を的確に読出すことが可能となる。 - 特許庁 - A control circuit 110 generates burn-in test signals BI, BI_-0, BI_-1 and a signal Get add2, and output them to a pre-decoder 120 according to an address ADB for shifting a semiconductor memory device to a burn-in test mode.
制御回路１１０は、半導体記憶装置をバーンインテストモードへ移行させるためのアドレスＡＤＢに基づいてバーンインテスト信号ＢＩ，ＢＩ＿０，ＢＩ＿１および信号Ｇｅｔ ａｄｄ２を生成してプリデコーダ１２０へ出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
