「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 141 142 次へ＞- OPTICAL SIGNAL TRANSDUCER, OPTICAL ENCODER, DECODER, AND OPTICAL CODE DIVISION MULTIPLEX COMMUNICATION APPARATUS
光信号変換器、光符号器、復号器及び光符号分割多重通信装置 - 特許庁 - The erasure of data due to a media defect is detected inside the iterative decoder 66 and a second erasure flag is inputted into the inner decoder to perform erasure compensation.
メディアディフェクトによるデータ消失は反復型復号器６６の内部で検出して第２イレージャフラグを内復号器８４に入力して消失補償を行う。 - 特許庁 - METHOD AND PROGRAM FOR DECODING ERROR CORRECTION AND ERROR CORRECTION DECODER
誤り訂正復号方法、誤り訂正復号器および誤り訂正復号プログラム - 特許庁 - The decoder section 5 includes an intra-decoding processing unit 55 and generated intra-decoded data.
デコーダ部５は、イントラ復号処理ユニット５５を含み、イントラ復号化データを生成する。 - 特許庁 - A multi-format decoder board 102 interfaces with an optical fiber data network 110.
マルチフォーマット復号器ボード１０２が光ファイバーデータネットワーク１１０とインタフェースする。 - 特許庁 - MULTIPLE-KEY ENCODER, MULTIPLE-KEY DECODER, MULTIPLE-KEY ENCODING SYSTEM, AND PROGRAM
複数鍵暗号化装置、複数鍵復号装置、複数鍵暗号化システム及びプログラム。 - 特許庁 - To attain miniaturization of a device and also increase processing speed in the path metric normalization device which prevents as overflow of a path metric of a Viterbi decoder, the MAP(maximum post-provability) decoder or the like.
ビタビ復号器又はＭＡＰ復号器等において、パスメトリックのオーバーフローを防止するパスメトリック正規化装置に関し、装置の小型化及び処理の高速化を図る。 - 特許庁 - The nonvolatile semiconductor memory is provided with a plurality of cell transistors CT11, CT12,..., a plurality of transistors for selection ST1, ST2,..., row lines, column lines, a first decoder 37 and a second decoder 39.
不揮発性半導体記憶装置は、複数のセルトランジスタＣＴ11，ＣＴ12，…、選択用トランジスタＳＴ1 ，ＳＴ2 ，…、行線、列線、第１のデコーダ37及び第２のデコーダ37を備えている。 - 特許庁 - A branch prediction processing part 392 controls each operation of the first variable length decoder 32 and the second variable length decoder 33 in response to the information 393 and 394.
分岐予測処理部３９２はこの情報３９３、３９４に応答して、第１可変長復号器３２、第２可変長復号器３３の各動作を制御する。 - 特許庁 - A CCK decoder decodes the vector of chip estimates, and a CCK encoder, connected with the CCK decoder, re-encodes the vector of chip estimates into a valid CCK code word.
ＣＣＫ復号器は、チップ推定のベクトルを復号し、ＣＣＫ復号器に接続されたＣＣＫ符号化器は、チップ推定のベクトルを、有効なＣＣＫ符号ワードに再符号化する。 - 特許庁 - The instruction decoder 4 which receives the arbitration signal 13 interrupts an instruction which is being executed at present, and transfers the use right of an executing unit 5 to a serial instruction decoder 11.
調停信号１３を受けた命令デコーダ４は現在実行の命令を中断し、実行ユニット５の使用権をシリアル用命令デコーダ１１に委譲する。 - 特許庁 - DIGITAL IMAGE OUTPUT DEVICE, DIGITAL IMAGE DECODER AND DIGITAL IMAGE CODER
ディジタル画像出力装置、ディジタル画像復号装置およびディジタル画像符号化装置 - 特許庁 - The sound data processing device 100 includes a decoder section 200 and a sound modulation section 400.
音データ処理装置１００は、デコード部２００と、音加工部４００と、を備える。 - 特許庁 - IMAGE ENCODER AND IMAGE DECODER AND IMAGE DIVISION ENCODING/DECODING METHOD
画像符号化装置と画像復号化装置及び画像分割符号化／復号化方法 - 特許庁 - DECODER CIRCUIT, AND DRIVE CIRCUIT FOR DISPLAY DEVICE USING THE SAME AND DISPLAY DEVICE
デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 - 特許庁 - To eliminate the need for an OSD of an output format to display an output mode of a digital decoder before the decoder is connected to a monitor or before the monitor is active.
デコーダがモニタに接続される前に、またはモニタがアクティブになる前に、デジタルデコーダの出力モードを表示するために、出力フォーマットのＯＳＤの必要をなくすこと。 - 特許庁 - A run length coded data stream is supplied to a variable length code decoder 10.
ランレングス符号化されたデータストリームは可変長符号デコーダ１０に供給される。 - 特許庁 - A command decoder 24 decodes the command COM which is latched by the circuit 23.
コマンドデコーダ２４は外部コマンドラッチ回路２３がラッチした外部コマンドCOMをデコードする。 - 特許庁 - A second decoder decodes the S pictures, in each frame processing of the GOP.
第２のデコーダは、ＧＯＰの各フレーム処理において、Ｓピクチャの復号化を行う。 - 特許庁 - IMPROVED SPECTRUM PARAMETER REPLACEMENT FOR FRAME ERROR CONCEALMENT IN SPEECH DECODER
音声復号器におけるフレームエラー隠蔽に対する改善されたスペクトルパラメータ代替 - 特許庁 - A receiving section 1 and a TS decoder 2 receive a plurality of broadcast contents.
受信部１およびＴＳデコーダ２は、放送される複数のコンテンツを受信する。 - 特許庁 - When the device judges that the parameters are not registered, it reads standard parameters from a standard setting area 3a, and sets them into the audio decoder 12 and the sub-picture decoder 13.
パラメータが登録されていないと判別したとき、標準設定領域3aから標準パラメータを読み出して、オーディオデコーダ12及びサブピクチャデコーダ13に夫々設定する。 - 特許庁 - A column decoder 6 outputs an activating signal for activating the sense amplifier circuit 4.
カラムデコーダ６は、センスアンプ回路４を活性化する活性化信号を出力する。 - 特許庁 - LITERARY WORK REPRODUCTION SYSTEM, LITERARY WORK DECODER, AND USER SPECIFIC INFORMATION STORAGE DEVICE
著作物再生システム，著作物復号装置，およびユーザ固有情報格納装置 - 特許庁 - The address signal DADU for data transfer is decoded by an address decoder 12 for CS so as to make it correspond to the chip selection CS2, and inputted to an address decoder 2.
データ転送用アドレス信号ＤＡＤＵは、チップ選択信号ＣＳ２に対応させるためにＣＳ用アドレスデコーダ１２によりデコードされ、アドレスデコーダ２へ入力される。 - 特許庁 - A decoder 16 decodes compressed image data to return to image data before compression.
デコーダ１６は圧縮された画像データをデコードして圧縮前の画像データに戻す。 - 特許庁 - The resistor string D/A converter 1 includes a high-order resistor string 10, first high-order switches 11, a high-order decoder 12, a low-order decoder 13, and a conversion unit 14.
本発明にかかる抵抗ストリング型Ｄ／Ａコンバータ１は、上位抵抗ストリング１０、第１の上位スイッチ１１、上位デコーダ１２、下位デコーダ１３、変換部１４を備える。 - 特許庁 - The resistance string type D/A converter 1 includes: a resistance string 10, switches 11, a higher-order decoder 12, a lower-order decoder 13, and a conversion unit 14.
本発明にかかる抵抗ストリング型Ｄ／Ａコンバータ１は、抵抗ストリング１０と、スイッチ１１と、上位デコーダ１２と、下位デコーダ１３と、変換部１４を備えている。 - 特許庁 - To provide a circuit device for testing a ROM decoder, capable of executing multiple detection for the decoder by a digital circuit operation and by a simple structure circuit.
デコーダの多重検出をデジタル的な回路動作で、且つ、より簡単な構成の回路によって行うことができるＲＯＭのデコーダテスト回路装置を提供する。 - 特許庁 - To provide a decoder circuit which has a signal level conversion function and can be constituted of the small number of transistors, and to provide a liquid crystal driving device using the decoder circuit.
信号レベルの変換機能を有し、かつ少ないトランジスタ数で構成することのできるデコーダ回路およびこのデコーダ回路を用いる液晶駆動装置を提供する。 - 特許庁 - Since only the decoder programs in the irreducible minimum of a demand are stored in the decoder-program storage memory 404, an enormous memory capacity is not required, and the data receiver can be obtained at the low cost.
またデコーダプログラム格納メモリ４０４に必要最小限のデコーダプログラムのみ格納するため、莫大なメモリ容量を必要とせず、安価に実現できる。 - 特許庁 - A cell #2 to be next reproduced is thereby decoded by an MPEG decoder 7.
また、これにより、次に再生されるセル＃２がＭＰＥＧ復号器７で復号される。 - 特許庁 - To prevent increase in power consumption and costs by achieving a desired error rate in a decoder of lower throughput by exhibiting the throughput of the decoder to a maximum.
復号器の処理性能を最大限に発揮して、より処理性能が低い復号器で所望の誤り率を達成し、消費電力およびコストの増大を防止すること。 - 特許庁 - IMAGE CONVERSION ENCODING DEVICE, CONVERTED IMAGE DECODER, AND IMAGE PROCESSING APPARATUS
画像変換符号化装置および変換画像復号装置ならびに画像処理装置 - 特許庁 - The stored data are decoded by a decoder 12 and reproduced by a loudspeaker 216.
その記録されたデータは、デコーダ２１２で復号化され、スピーカ２１６で再生される。 - 特許庁 - A decoder 141 decodes the precision of data held by the precision holding part 12.
デコーダ１４１は、精度保持部１２によって保持されるデータの精度をデコードする。 - 特許庁 - To provide an encryption/decoder with improved safety and increased speed of processing.
安全性の向上と処理の高速化を図った暗号／復号器を提供する。 - 特許庁 - Each page buffer is connected to a corresponding bit line through a first column decoder circuit, and connected to one corresponding output buffer through a second column decoder circuit.
各ページ・バッファは、第１のカラム・デコーダ回路を通して対応ビット・ラインに接続されかつ第２のカラム・デコーダ回路を通して一つの対応出力バッファに接続される。 - 特許庁 - IMAGE CODER WITH ENCRYPTION FUNCTION AND IMAGE DECODER WITH ENCRYPTION DECODING FUNCTION
暗号化機能付き画像符号化装置と暗号解読機能付き画像復号化装置 - 特許庁 - RECORDING AND REPRODUCING APPARATUS, SIGNAL DECODING CIRCUIT, ERROR CORRECTION METHOD AND ITERATIVE DECODER
記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器 - 特許庁 - A viewer 5 uses a decoder 3 to decode the program and uses a television receiver 4 to view the program.
視聴者５は、デコーダ３でこれをデコードし、テレビジョン受像機４で視聴する。 - 特許庁 - An FEC decoder 22 applies error correction to a packet received via the Internet.
ＦＥＣデコーダ２２は、インターネットを介して受信したパケットの誤り訂正を行なう。 - 特許庁 - The semiconductor memory comprises: 2^n (n is positive integer) pieces of memory cell groups; a first decoder provided to each of 2^n pieces of memory cell groups; and a second decoder.
半導体メモリは、２^ｎ（ｎは正の整数）個のメモリセルグループと、２^ｎ個のメモリセルグループの各々に対して設けられた第１デコーダと、第２デコーダとを有している。 - 特許庁 - A CABAC Bin decoding instruction is decoded by a coprocessor instruction decoder 310.
ＣＡＢＡＣのＢｉｎ復号命令はコプロセッサ命令デコーダ３１０によりデコードされる。 - 特許庁 - An AND circuit 10 makes a transistor TR conductive in a period when the low-order decoder 12 and the high-order decoder 14 output signals of the H levels.
そして、ＡＮＤ回路１０は、下位デコーダ１２および上位デコーダ１４がいずれもＨレベルの信号を出力している期間において、トランジスタＴＲを導通させる。 - 特許庁 - DECODER SYSTEM USING 8-14 MODULATION OR 8-16 MODULATION (EFM/ESM)
８−１４変調或いは８−１６変調（ＥＦＭ／ＥＳＭ）を用いたデコーダシステム - 特許庁 - ARITHMETIC METHOD APPLIED TO LOW-DENSITY PARITY CHECK (LDPC) DECODER, AND CIRCUIT THEREOF
低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算方法、及び、その回路 - 特許庁 - ROW DECODER CIRCUIT FOR PREVENTING LEAKAGE CURRENT AND SEMICONDUCTOR MEMORY DEVICE PROVIDED WITH THE SAME
漏れ電流を防止するローデコーダ回路及びこれを備える半導体メモリ装置 - 特許庁 - An IC 23 is provided with a digital FM demodulation circuit 16, a digital stereo demodulation circuit 17, an RDS decoder circuit 30, and a detection section 41 of a DARC decoder circuit 40.
ＩＣ２３に、デジタルＦＭ復調回路１６と、デジタルステレオ復調回路１７と、ＲＤＳデコーダ回路３０と、ＤＡＲＣデコーダ回路４０の検波部４１とを設ける。 - 特許庁 - The decoder 1 demodulates the target data from the sample signal SMP on the RAM 3.
デコーダ1はＲＡＭ3上のサンプル信号SMPの中から目標のデータを復調する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
