「Decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 37 38 39 40 41 42 43 44 45 .... 141 142 次へ＞- To realize the varying-speed reproduction faster than the speed at the recording operation without using a high speed decoder circuit.
高速のデコーダ回路を使用しないで、記録時よりも速い変速再生を実現する。 - 特許庁 - HIERARCHICAL ID-BASED ENCRYPTION DEVICE AND DECODER, METHOD FOR THEM, PROGRAM, AND RECORDING MEDIUM
階層型ＩＤベース暗号化装置及び復号化装置、それらの方法、プログラム及び記録媒体 - 特許庁 - ROW DECODER CIRCUIT OF NAND TYPE FLASH MEMORY, AND OPERATING VOLTAGE SUPPLYING METHOD USING THE SAME
ＮＡＮＤ型フラッシュメモリのロウデコーダ回路およびこれを用いた動作電圧供給方法 - 特許庁 - After the error injection module changes the encoded signal, the decoder decodes the encoded signal.
誤り注入モジュールにより変更された後、デコーダは符号化された信号を復号化する。 - 特許庁 - Here, the iterative decoder determines the LLR value by approximating the first equation as shown in mathematical formula 1.
ここで、反復復号部は、上記第１式をのように近似化してＬＬＲ値を求める。 - 特許庁 - The voice data obtained by this operation is decoded by a voice decoder 3 and transmitted.
この演算によって得られた音声データが、音声符号化器３により符号化され、送信される。 - 特許庁 - MOVING IMAGE ENCODER, MOVING IMAGE DECODER, MOVING IMAGE ENCODING METHOD AND MOVING IMAGE DECODING METHOD
動画像符号化装置、動画像復号装置、動画像符号化方法、および動画像復号方法 - 特許庁 - The gate means is controlled by forming a selection signal of one gate means by a decoder.
デコーダにより１つのゲート手段の選択信号を形成して上記ゲート手段を制御する。 - 特許庁 - This device is provided with an address baffer 1, a first pre- decoder 2, a register circuit 3, a fuse data storing section 4, a first multiplexer 5, a second pre-decoder 6, an inverter 7, a second multiplexer 8, and a memory cell array 9.
アドレスバッファ１と、第１のプリデコーダ２と、レジスタ回路３と、ヒューズデータ記憶部４と、第１のマルチプレクサ５と、第２のプリデコーダ６と、インバータ７と、第２のマルチプレクサ８と、メモリセルアレイ９と、を備えている。 - 特許庁 - A closed caption decoder and an image quality adjustment means are disposed in parallel, in thesucceeding stages of a television signal decoder, and a closed caption signal is decoded from a television signal, before being adjusted by the image quality adjustment means.
テレビ信号デコーダの後段に、クローズドキャプションデコーダおよび画質調整手段を並列に配置し、画質調整手段によって調整される前のテレビジョン信号からクローズドキャプション信号をデコードする。 - 特許庁 - Further, the CPU 1501 deciphers enciphered music data according to the program stored on the program ROM 1503 and outputs them to a contents decoder 1510 later and the contents decoder 1510 reproduces the music data.
また、ＣＰＵ１５０１は、プログラムＲＯＭ１５０３に格納されたプログラムに従って暗号化音楽データを復号した後、コンテンツデコーダ１５１０へ出力し、コンテンツデコーダ１５１０は音楽データを再生する。 - 特許庁 - A multiplexer means 309 combines the stored elementary data according to a prescribed data form matching the decoder 200 and reconfigures the combined data as MPEG data and provides an output of the data to the decoder 200.
マルチプレックス手段３０９は、格納された要素データを、デコード装置２００に適合する所定のデータ形式に従って組み合わせ、ＭＰＥＧデータとして再構成してデコード装置２００に出力する。 - 特許庁 - The digital filter part 13 is constituted by a 2 bit decoder 18 and a low pass filter 19, and the 2 bit decoder 18 converts the two of the 1 bit signals into multi-bit signals at a time.
前記デジタルフィルタ部１３を２ｂｉｔデコーダ１８と、ローパスフィルタ１９とを備えて構成し、２ｂｉｔデコーダ１８が、前記１ビット信号を２ビットずつ纏めてマルチビット信号に変換する。 - 特許庁 - The hard decision RS decoder 10 generates decoding data and decoding auxiliary information, and feeds back the generated decoding result through the interleavers 20a and 20b to the soft decision viterbi decoder 5.
硬判定ＲＳ復号器１０は、復号データおよび復号補助情報を生成し、この生成された復号結果をインターリーバ２０ａ，２０ｂを介して軟判定ビタビ復号器５へフィードバックする。 - 特許庁 - In the semiconductor memory chip (1), a frame decoder (3) for decoding the signal frames is arranged at a poststage of a receiving interface device (2), and an intermediate storage apparatus (4) is arranged between the frame decoder and a memory core (5).
上記半導体メモリチップ（１）では、信号フレームを復号するフレームデコーダ（３）が受信インターフェースデバイス（２）の後段に配置され、上記フレームデコーダとメモリコア（５）間には中間記憶装置（４）が配置される。 - 特許庁 - The video separated by the second separation part 202 is outputted to the video processing part 209 via a second video decoder 204, and the subtitle is outputted to the video processing part 209 via a first selector 205 and a subtitle decoder 206.
第２分離部２０２が分離した映像は第２映像デコーダ２０４を介して、字幕は第１セレクタ２０５及び字幕デコーダ２０６を介して映像処理部２０９へ出力される。 - 特許庁 - An MPEG-TS form an external device or a recording and reproducing part 4 is supplied to a decoder 8, and the character information from the imaging part 7 is superimposed on a program signal decoded by the decoder 8.
デコーダ８には、外部機器または記録再生部４からのＭＰＥＧ−ＴＳが供給されており、デコーダ８でデコードした番組信号に映像化部７からの文字情報が重畳される。 - 特許庁 - To change a code into a desired code, without exchanging an encoder/decoder in a case where the change of the code is required in a phase code type OCDM, and to maintain an encoder and a decoder stable for a long time.
位相符号型のＯＣＤＭで、符号の変更が必要な場合に、符号器／復号器を交換することなく所望の符号に変更でき、かつ、符号器及び復号器を長期間安定に維持する。 - 特許庁 - Then, after latching of a first access address, a Disable signal is outputted to a Y address buffer 25 and a X address buffer 29, a Y decoder 27 and a X decoder 31 from the CUI 41.
すると、第１番目のアクセスアドレスをラッチした後、上記ＣＵＩ４１から、Ｙアドレス・バッファ２５とＸアドレス・バッファ２９およびＹデコーダ２７とＸデコーダ３１にＤｉｓａｂｌｅ信号が出力される。 - 特許庁 - An AAC decoder 61 restores low and middle range frequency band PCM data LM from AAC data and outputs the restored PCM data LM and remaining SBR data to an SBR decoder 62.
ＡＡＣデコーダ６１は、ＡＡＣデータから低中域の周波数帯域のＰＣＭデータＬＭを復元し、この復元したＰＣＭデータＬＭと、残るＳＢＲデータをＳＢＲデコーダ６２に出力する。 - 特許庁 - The riser card compatible with the AC'97 specification detects whether the main encoder/decoder exists on an AC-link interface or not and constitutes an encoder/decoder on the riser card according to the detection result.
ＡＣ'９７仕様と互換性のある立上りカードは、ＡＣ−リンクインタフェース上に主符復号器があるか否かを検出し、その検出結果にしたがって立上りカード上の符復号器を構成する。 - 特許庁 - To provide a method for loading a user interface, used in a conditional access television system, for example, comprising a decoder including a main user interface and a removable smart card operating using the decoder.
主ユーザインターフェースを備えるデコーダと、このデコーダと協働する取り外し可能なスマートカードとを備え、例えば条件付きアクセステレビジョンシステムにおいて用いられるユーザインターフェースのロード方法を提供する。 - 特許庁 - A descramble card 2 performs descrambling of only packets of the kinds which the image decoder 4, and the voice decoder 5 can reproduce based on PMT information Ipmt already processed by the PMT processing unit.
スクランブル解除カード２は、ＰＭＴ加工部によって加工された加工済みＰＭＴ情報Ｉｐｍｔに基づいて、映像デコーダ４及び音声デコーダ５が再生可能な種類のパケットのみデスクランブルする。 - 特許庁 - Respective pieces of the read data obtained by reading respective first standard recording media by a first drive and a second drive are selectively inputted to the first decoder 6 by a decoder input selecting means 5.
第１ドライブ及び第２ドライブにより各々第１規格記録媒体を読み取って得られる各読み取りデータをデコーダ入力選択手段５により選択的に第１デコーダ６に入力させる。 - 特許庁 - When reproducing the first and second video data, the same MPEG decoder 19 is used for the both, and data are transmitted through the same route as inputting from the hard disk 17 to the MPEG decoder 19.
これら第１、第２の映像データを再生する場合、ともに同じＭＰＥＧデコーダ１９を用い、ハードディスク１７からＭＰＥＧデコーダ１９に入力する同じ経路でデータが伝送される。 - 特許庁 - When the reproduced position bridges over clips, outputs of the first and second decoders are switched, the second decoder decodes the clips during reproduction at present, and the first decoder decodes the target reproduction clip in advance.
再生位置がクリップを跨いだら、第１および第２のデコーダ出力を切り換え、第２のデコーダで現在再生中のクリップをデコードし、第１のデコーダで目標再生クリップのデコードを予め行う。 - 特許庁 - When a CPU 10 receives a reproduction request of a material file, the CPU 10 retrieves an unused decoder corresponding to the format of the material file on the basis of a designated channel by the decoder management table 12.
ＣＰＵ１０は、素材ファイルの再生要求を受け付けると、デコーダ管理テーブル１２により指定チャンネルに基づいて当該素材ファイルのフォーマットに対応する、未使用のデコーダを検索する。 - 特許庁 - The comparator circuit 12 compares a test data signal input from the decoder circuit 11 with an expected value data signal input from the external and detects the existence/absence of an output error in the decoder circuit 11.
比較回路１２は、デコーダ回路１１から入力されるテストデータ信号と外部から入力される期待値データ信号とを比較し、デコーダ回路１１の出力エラーの有無を検出する。 - 特許庁 - When the frame synchronization of the CH decoder 24 is diagnosed normal, whether the channel synchronization processing of the CH decoder 24 is normal is diagnosed, on the basis of the detection result of a CH synchronization detector 26.
ＣＨ復号器２４のフレーム同期が正常と診断した場合、ＣＨ同期検出器２６の検出結果に基づいて、ＣＨ復号器２４のチャンネル同期処理が正常か異常かが診断される。 - 特許庁 - To provide a video audio signal reproducing apparatus wherein an AV decoder and a transport stream decoder can reproduce a video frame of a TS packet for particular reproduction without causing a defect to a ring buffer.
特殊再生用ＴＳパケットの映像フレームをリングバッファの破錠なくＡＶデコーダおよびトランスポートストリームデコーダにて再生することができる映像音声信号再生装置を提供する。 - 特許庁 - The DFE includes a delay line (20) that has 1st taps connected to a signal level decoder (18) and an output of the signal level decoder and 2nd taps connected to an output of the MLSE.
ＤＦＥは、信号レベルデコーダ（１８）、および信号レベルデコーダの出力に接続された第１の複数のタップおよびＭＬＳＥの出力に接続された第２の複数のタップを有する遅延線（２０）を含む。 - 特許庁 - A preferred embodiment comprises a decoder coupled to a data input, a resize unit coupled to the decoder, a memory coupled to the resize unit, and a reorder data unit coupled to the memory.
好ましい実施例は、データ入力部と接続した復号装置、復号装置と接続したサイズ変更ユニット、サイズ変更ユニットと接続したメモリー及びこのメモリーと接続した記録装置から構成される。 - 特許庁 - A material registration server is made as a clustering type single arrangement, and a system is made to be a low cost redundant system composed of hardwares in which a transmission server and a decoder are included in a current system and only the decoder is included in a standby system.
素材登録サーバをクラスタリング型のシングル構成にし、現用系には送出サーバとデコーダを設け、予備系はデコーダだけを設けたハードウェアで構成する低コストな冗長システムとする。 - 特許庁 - To simplify a hardware configuration about a Viterbi decoder and a transmitter which encodes desired transmission information and transmits the information to a receiver on which the Viterbi decoder is mounted.
本発明は、ビタビ復号器と、そのビタビ復号器が搭載された受信装置宛に所望の伝送情報を符号化して送信する送信装置とに関し、ハードウエアの構成の簡略化を目的とする。 - 特許庁 - In a receiving station/a relay station 40 at the transmitting place for the electronic mail, a decoder 44 conducts a decoding by using a privacy key, and the indication document with an attached indication-document decoder 46 is decoded.
この電子メールの送信先の受信局／中継局４０では、復号部４４が秘密鍵を用いて復号化を行い、指示書解読部４６が添付された指示書の解読を行う。 - 特許庁 - A display-off(DSP-OFF) signal is made to be inputted to a decoder 258 and a voltage-off circuit 266 is provided in the decoder 258 in order to make voltages to be applied to data lines constant in a flyback period.
ディスプレイオフ（ＤＳＰ＿ＯＦＦ）信号をデコーダ２５８に入力させ、帰線期間においてデータ線に印加する電圧を一定にするために、デコーダ２５８内に電圧オフ回路２６６を設けた。 - 特許庁 - In the case of connecting the BS built-in TV sets (20, 10) and the BS decoder (30) by the double decoder, a Zener diode(ZD) is added to a detection output terminal (13) of the BS built-in TV (10).
ＢＳ内蔵ＴＶ（２０）とＢＳ内蔵ＶＴＲ（１０）とＢＳデコーダ（３０）とをダブルデコーダで接続する場合、ＢＳ内蔵ＶＴＲ（１０）の検波出力端子（１３）にツェナーダイオード（ＺＤ）を付加する。 - 特許庁 - When the quantity is less than a predetermined threshold, a video decoder 54b is instructed to store video images into a decoded video buffer 54c, by thinning a video frame decoded by the video decoder 54b.
そして、その量が所定の閾値より少ない場合、映像復号部５４ｂに指示して、映像復号部５４ｂによって復号された映像フレームを間引いて復号映像バッファ５４ｃに記憶させる。 - 特許庁 - To provide a decoder that can fix a scale of a metric memory independently of a code block length so as to remarkably decrease the capacity of the metric memory more than that of a conventional decoder thereby considerably decreasing a decoding delay.
符号ブロック長に関わらず、メトリックメモリの規模を固定とし、メトリックメモリを従来の復号装置に対して大幅に削減し、復号遅延も大幅に減らすことができる復号装置を提供する。 - 特許庁 - To that end, in addition to an LPP (land pre-pit) decoder 14 and an ATIP (absolute time in pre-groove) decoder 24 used for the recording to the DVD, an address converter 55 for converting an ATIP address to an LPP address is provided as well.
そのために、ＤＶＤへの記録に用いるＬＰＰ（Land Pre-Pit）デコーダ１４およびＡＴＩＰ（Absolute Time In Pre-groove ）デコーダ２４に加え、ＡＴＩＰアドレスをＬＰＰアドレスに変換するアドレスコンバータ５５も備えている。 - 特許庁 - Also, well voltage (WELL) of a well region where a sub-decoder element group is formed is set to a voltage level in which a space between the source and the substrate of the transistor of the sub-decoder element becomes a deep reverse bias state.
また、サブデコーダ素子群がが形成されるウェル領域のウェル電圧（ＷＥＬＬ）は、そのサブデコーダ素子のトランジスタのソース-基板間が、深い逆バイアス状態となるような電圧レベルに設定する。 - 特許庁 - Reading the transmission data is carried out prior to the point of the phase comparison by placing offset between the address decoder 1-51 for detecting the write phase and the address decoder 1-52 for detecting the read phase.
書き込み位相を検出するアドレスデコーダ１−５１と読み出し位相を検出するアドレスデコーダ１−５２にオフセットを付け、位相比較を行うポイントより前で伝送データの読み出しを行う。 - 特許庁 - To provide an audio decoder performing reproduction without generating jarring noise, even when a coded signal for bandpass expansion is imperfect, regarding the audio decoder using band pass expansion technology.
帯域拡大技術を用いたオーディオデコーダに関し、帯域拡大のための符号化信号が不完全な場合でも、耳障りなノイズを発生させることなく再生ができるオーディオデコーダを提供する。 - 特許庁 - An error correction decoder 36 of the receiver 12 performs decoding corresponding to the error correction encoder 23 and an error amplification decoder 37 performs decoding corresponding to the error amplification encoder 22.
受信装置１２の誤り訂正復号器３６は、誤り訂正符号化器２３に対応する復号を行い、誤り増幅復号器３７は、誤り増幅符号化器２２に対応する復号を行う。 - 特許庁 - A video encoder determines a model of computation quantity of the decoder by using any one of information to be transmitted from a decoder and information from advance knowledge, and dynamically adjusts the encoding quantity according to the model.
ビデオ符号器が、復号器から伝達される情報と事前知識からの情報との何れかを用いて、復号器の計算量のモデルを判定し、それに応じてその符号化を動的に調節する。 - 特許庁 - To reduce memory band width of an external memory required for an integrated circuit in which plural functions of a video decoder, an audio decoder and a system controller or the like are integrated on one chip.
本発明は、１チップにビデオ復号器、オーディオ復号器、システム制御装置などの複数の機能を統合した集積回路のために必要な外部メモリのメモリバンド幅を削滅することを目的とする。 - 特許庁 - To provide a digital signal decoder in which control of time varying trellis in a TCPR Viterbi decoder, and synchronous pattern detection necessary for demodulation of recording codes are accurately performed.
ＴＣＰＲビタビ復号器の時変トレリスの制御、及び記録符号の復調動作に必要な同期パターン検出を高精度で行うディジタル信号復号装置を提供することを目的とする。 - 特許庁 - In access to a memory cell , when the column decoder 4 selects a word line WL, the column decoder turns on the transfer gates G1, G2 after keeping the transfer gates G1, G2 in off-states for a prescribed time.
カラムデコーダ４は、メモリセルＭＣへのアクセスにおいて、ワード線ＷＬの選択の際、トランスファゲートＧ１、Ｇ２を所定時間オフ状態に維持した後、トランスファゲートＧ１、Ｇ２をオン状態にする。 - 特許庁 - Then the size of data corresponding to the maximum seek time is calculated and instructions are sent to a decoder 105 so that the decoder starts decoding processing after data are stored in the buffer memory 102 by the calculated size.
そして、最大シーク時間に相当するデータのサイズを算出し、算出したデータのサイズがバッファメモリ１０２に蓄積されてからデコードを開始するように、デコーダ１０５に対して指示を送る。 - 特許庁 - A flash memory device is provided with a plurality of memory cell blocks, an X decoder, and a plurality of block selecting part.
フラッシュメモリ装置は、複数のメモリセルブロック、Ｘデコーダ及び複数のブロック選択部を備えてなる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
